Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Del Istmo
MATERIA: ELECTRNICO II
CATEDRTICO:
SEMESTRE: 6
GRUPO: J
UNIDAD I.- CIRCUITOS DE TIEMPO 1.1.- Representaciones numrica..3 1.2.- Sistemas digitales y analgicos.....3 1.3.- Sistema de nmero digitales..3 1.3.1.- Sistema de numero decimal....4 1.3.2.- Conteo decimal....4 1.3.3.- Sistema numrico binario....4 1.3.4.- Conteo binario.....5 1.5.- Circuitos digitales..6 1.5.1.-Introduccin..6 1.5.2.- Circuitos lgicos.....6 1.5.3.- Circuitos digitales integrados.....7 1.6.- Representaciones en paralelo contra serie....7 1.7.- Memoria...8 1.7.1.- Introduccin......8 1.7.2.- Partes principales de una computadora.....9 1.7.3.- Funciones principales de cada unidad...9
UNIDAD II.- SISTEMAS NUMRICOS Y CDIGOS 2.1.-Introduccin..12 2.2.- Conversiones del sistema numrico binario al sistema numrico decimal...12 2.3.- Convertir sistema numrico decimal al sistema numrico binario.12 2.4.- Conversin del sistema numrico octal al sistema numrico decimal...13 2.5.- Conversin del sistema numrico decimal al sistema numrico octal...13 2.6.- Operacin en el sistema numrico binario.13
2.7.- Conversin de binario a octal..14 2.8.- Conversin de binario a octal.14 2.9.- mtodo de paridad, para deteccin de errores...20
UNIDAD III.- MTODOS ALGEBRAICOS LGICOS. 3.1.-Introduccion...... 20 3.2.- constantes Y BARIABLES BOOLEANAS...20 3.3.- Tabla de verdad21 3.4 La operacin Ohm22 3.5.- La operacin Y.22 3.6.- La operacin de NO..23 3.7.- Descripcin algebraica de los circuitos lgicos...23 3.8.- Evaluacin de salida de los circuitos lgicos24 3.9.- Mecanizacin de expresiones booleanas..2.4 3.10.- Compuertas NO-O y NO- Y...24 3.11.- Compuertas NO-Y...25 3.12.- Teoremas del algebra de booleanas.25 3.12.2.-Teorema con una variable.....27 3.12.3.- teoremas con mltiples variables....27 3.13.-.-universalidad de las compuertas no Y y no o29
UNIDAD IV.- LGICA COMBINATORIA 4.1.-formula de la suma de producto..31 4.2.- Simplificacin de circuitos lgicos31 4.3.- Simplificacin algebraica...31 4.4.- Diseos de circuitos lgicos....33
4.5.- Mtodo de mapa de Karnaugh...34 4.5.1.- introduccin..34 4.5.2.- formatos del mapa ka34 4.5.3.-repeticion...36 4.5.3.2.- introduccin..36 4.5.3.2.- representacin de grupos de dos (pares).36 4.5.3.3.- representacin de grupos de 4 (cudruple)38. 4.5.3.4.- representacin de grupos de 8 (octetos)..39 4.5.3.5.-proceso de simplificacin.39 4.5.3.6.-condiciones NO SE PREOCUPE X40 4.5.4.-resumen41
UNIDAD V.- DISPOSITIVOS SECUENCIALES 5.1 vibradores Biestables.41 5.1.1.- introduccin...41 5.1.2.- representacin equivalente NO- Y....44 5.2.- biestables...45
1.3.1.-SISTEMA DECIMAL.
Tiene diez smbolos que son 0, 1, 2, 3, 4,5,...9; al utilizar estos smbolos como dgitos de un numero, se puede expresar cualquier cantidad debido a que tiene 10 dgitos es de base al expresarse en forma de exponentes. El valor de un digito depende de su posicin. Ejemplo: 946= 6 unidades + 4 decenas + 9 centenas
Cualquier nmero es la suma de los productos de cada valor digital por su valor posicional.
1.3.4.-CONTEO BINARIO.
SIT. NUM. DECIMAL. 0 1 2 3 4 5 6 7 8 9 15 =8 0 0 0 0 0 0 0 0 0 0 ..1 0 0 0 0 1 1 1 1 0 0 ..1 =4 =2 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 ..1 =1
Termostato (abierto=1 cerrado=0) Embrague (engranado=1 no engrando=0) Cinta magntica (magnetizada=1 no magnetizada=0)
Asignacin de voltajes.
Seal digital.
NOTA: El circuito digital responde a un nivel binario de estrada cero o uno y no a su voltaje real.
Cuadro una entada se aplica a un circuito, la salida cambia de estado, pero se mantendr en el nuevo estado aun despus de que se retire la entrad. Esta propiedad de retencin su respuesta a una entrada momentnea, se denomina memoria. Ejemplo:
Los elementos de la memoria incluye cintas magnticas y circuitos elctricos llamados multivibradores bi-estales o flip flop.
10
11
12
13
14
Conversin de hexadecimal a binario. Procedimiento.- Cada cdigo hexadecimal se convierte en su equivalente binario en 4 bits. EJEMPLO:
DECIMAL HEXADECIMAL 0 0 1 1 2 2 3 3 4 4 5 5 6 6 7 7
15
8 9 10 11 12 13 14 15
8 9 A B C D E F
SUSTRACCIN.
16
DIVISION.
0 1 2 3 4 5 6 7 8 9 10 11 12
0 1 2 3 4 5 6 7 10 11 12 13 14
17
13 14 15 16
15 16 17 20
Adicin.
PRODUCTO. X 0 1 2 3 4 5 6 8 0 0 0 0 0 0 0 0 0 1 0 1 2 3 4 5 6 7 2 0 2 4 6 10 12 14 16 3 0 3 6 11 14 17 20 23 4 0 4 10 14 20 24 30 34 5 0 5 10 17 24 31 36 43 6 0 6 14 22 30 36 44 52 7 0 7 16 25 34 43 52 61
DIVISIN OCTAL.
OP.N. HEXADECIMAL.
18
ADICION HEXADECIMAL.
SUBTRACCION HEXADECIMAL.
PRODUCTO HEXADECIMA.
DIVISION HEXADECIMAL.
CDIGOS. Definiciones. Codificaciones.- Es el proceso de representar a los nmeros, letras o palabras por medio de un grupo especial de smbolos. Cdigo.- Es el grupo especial de smbolos. Cdigo morse.- Es uno de los cdigos mas conocidos, en el que la serie de puntos y rayos representan letras del alfabeto. Codificacin binaria directa.- Es cuando un numero decimal se representa con su numero binario equivalente. Cdigo decimal codificado en binario., BCD.- es cuando cada digito de un numero decimal se representa en su equivalente binario., ejemplo. BINARIO. 0000 0001 0010 0011 0100 0111 0110 1111
DECIMAL 0 1 2 3 4 5 6 7
19
8 9
1000 1001
Cdigos alfanumricos.- Una computadora debe poder reconocer cdigos q represente nmeros letras y caracteres especiales, estos cdigos se clasifican como cdigo alfanumricos. El cdigo alfanumrico mas conocido es el cdigo estndar estadounidense para el cambio de informacin. ASCII este conjunto de caracteres tiene 26 letras maysculas, 26 minsculas, y mas de 25 caracteres especiales (#%&$) dando un total de 87 caracteres diferentes. Se puede hacer ms de 128 diferentes.
2.9.-MTODO DE PARIDAD, PARA DETECCIN DE ERRORES. Es unos bits de paridad, se agrega para que la suma sea por ejemplo:
Paridad impar.- un bit impar de paridad se agrega para que la suma sea impar ejemplo:
20
Solo pueden tener dos valores que son el cero y el uno. Las variables booleanas se emplean para representar el nivel del voltaje presenta en un conductor o en las terminales de entrada y salida de un circuito. Ejemplo 0 = 0.0 a 0.8v. 1 = 2 a 5 v.
0 y 1 representan el nivel lgico de circuito. 01=F, V= Desactivado, activado= baja, alta, NO SI, abierto cerrado. En el 01 algebra booleana existe 3 operaciones lgicas:
21
1 2 3 4 5 6 7 8
5.5 4.3 5.4 0.3 4 2.3 2.2 5.4 TABLA DE VERDAD ENTRADA SALIDA. ABC XY 000 11 001 01 010 01 100 10 101 11 110 11 111 11
entrada AB 1 00 2 01 3 10
salida X 0 1 1
22
4 11
1.- la salida es baja o nivel lgico cero solamente si todas las entradas estn ene l nivel lgico cero. 2.- la operacin cero pro duce un resultado de uno, cuando cualquiera de las variables de entrada es uno. 3.- en la adicin 1= 1+1+1+1.= 1
3.5.- OPERACIN Y.
La multiplicacin se expresa como x=a.b Smbolo:
1.-Una salida=1, slo ene l caso donde todos las entradas son uno. 2.- La salida= 0 en cualquier caso donde uno o mas entradas son 0 3.- En la multiplicacin 1= 1.1.1.1.1.1.1.1 =1 y el 0 (?)= 0.
23
24
Equivalente.
25
Equivalente.
T1.- X*0 = 0 T2.- Este teorema enuncia que si cualquier variable se opera con Y y con 0 entonces el resultado es cero.
X*1=x
26
T4.- X*X=0
T5.- X+0=X
NOTA: al aplicar los teoremas de 1 a 8 la variable X pude representar una expresin que contienen ms de una variable. Ejemplo: ABC+ABC=ABC ABC= =1
27
T10.Los teoremas 9 y 10 se denominan leyes conmutadas e indican que el orden en el cual se operan con O y con I, dos varas es intrascendente, ya sea que el resultado es el mismo. T- 11.T- 12.- ( ( ) ( ) ( ) ) ( ( ) )
Los T11 Y T12 son las leyes asociativas, que afirman que se pueden agrupar las variables e expresin I u O en cualquier orden. T- 13.T- 14.- ( ( ) ) ( )
El T13 Y T14, es la ley distribuida, que afirma que una expresin puede aplicarse a trmino. Y que tambin se puede factorizar una expresin en sentido inverso.
T15.=4 1 2 3 4 00 01 10 11 XY 0+0.0=0 0+0.1=0 1+1.0=1 1+1.1=1 1+1=1 1=1 En T15 tambin se pude mostrar factorizando el teorema 6 y 2. Factorizando
28
X (1 + y) = x T-6= x (1) =x
T-10.-
TEOREMAS DE MOGAN. T-16.Este teorema afirma que cuando la suma de dos variables esta inversin es la misma que la de cada variable y luego la operacin con y y luego las variables invertidas. T-17.-
Este teorema afirma que cuando se invierte el producto de dos variables equivalente a invertir cada variable en forma individual y luego se operan con O. Nota: las variables X y Y pueden ser expresiones de varias variables. ( )( )
29
30
NOTA: En cada expresin con suma de producto la crestada no aparece ms de una variable en un trmino.
4.2.-SIMPLIFICACIN DE PRODUCTOS LGICOS. La ecuacin matemtica en su forma cnica de un circuito lgico se debe reducir a su forma ms simple para que el circuito equivalente tenga menos compuerta sea menor tamao, menor complejo, menos costoso y ms confiable.
31
b) Los trminos del producto se observan si traen factores comunes para eliminar 1 o mas trminos. Ejemplo el circuito HOG sig.
EJEMPLO.
32
FORMA CANONICA.
PROCEDIMIENTO GENERAL. P.1- Escribir un termino I en cada caso en la tabla de verdad donde la salida sea 1. p.2-cada termino I contiene una variable de entrada en forma invertida y no invertida. p.3-Todos los trminos I se opera con O para producir la expresin matemtica final en su forma cannica para la salida.
Disear un circuito lgico que tenga tres entradas ABC cuya salida sea fija, solo cuando la mayora de las entradas sea alta.
33
34
EJEMPLO 4 VARIABLES. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 ENTRADA ABCD 0000 0001 0010 0011 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 SALIDA. X
35
De los tres ejemplos anteriores se nota lo siguiente. Observacin 1. La tabla de verdad da el valor de la salida x para cada combinacin de valores de entradas. El mapa de Carnot, proporciona la misma informacin en un formato diferente cada caso en la tabal de verdad corresponde a un cuadrado en el mapa de Carnot. Observacin 2. Los cuadrados ene l mapa de Carnot se marcan que el modo del cuadrado completamente adyacente difiere nicamente a una variable. Observacin 3. Ya que el mapa de Carnot se llena de unos y ceros, la expresin De sumas y productos para la salida x se puede obtener operando con O aquellos cuadrado que contraen un uno. La expresin x se puede simplificar combinando los cuadrados en el mapa de Carnot que cotejan unos, el proceso para combinar estos unos, se denominan repeticin.
4.5.3.- repeticin. 4.5.3.1.- introduccin. 4.5.3.2.- repeticin de grupos de los dos (pares).
Mapa con tres variables. A B AB A 0 1 1 0 c 0 0 0 0
36
El segundo AB solo cambia A. B Y NO cambia. Estos dos trminos se pueden repetir o combinar para eliminar la variable A.
Este principio de reduccin o combinacin es valido por cualquier par de unos que sean verticalmente y /u horizontalmente adyacente. En un mapa de Carnot las hileras superior e inferior del cuadrado se consideran adyacentes en el mapa de Carnot siguiente.
La repeticin de un par de unos adyacentes en un mapa de Carnot, elimina la variable que aparece en forma completada y no completada.
37
0 0 1 0
CD 0 0 1 0
0 0 1 0
0 1 1 0
CD 0 1 1 0
0 0 0 0
0 0 0 0
CD 0 0 0 0
0 0 1 1
0 0 0 0
CD 0 0 0 0
1 0 0 1
38
La repeticin de un cuadrado cudruple de unos elimina las 3 variables aparecen en forma complementada y no complementada.
39
AB A 0 0
La tabla de verdad nos especifica el valor de que Y como cero o como uno para las condiciones B C y A B , solamente se tiene X para estas entradas la salida X representa la condicin NO SE PREOCUPE se tiene la libertada dar ala condicin el calor de cero o de uno con el fin de producir una salida mas simple en este ejemplo conviene hacer Y AB para producir un cudruple que se repite para producir Y=A.
40
4.5.4.- RESUMEN.
R1.- La planimetra del mapa de Carnot, es un proceso mas ordenado con etapas bien definidas en comparacin de proceso de ensayo y erro que se utiliza en la operacin algebraica. R2.-La planimetra del mapa de Carnot requiere menos etapas, especialmente en expresiones que tienen muchos trminos y siempre producen una expresin mnima.
Tipo 1.- Z1= resistor y Z2 resistor= biestable = 2 estados estables. Tipo 2.- Z1= capacitor y Z2 capacitor = astable = sin estados estables. Tipo 3.- Z1=capacitor y Z2 resistor un-estable estado estable = un dispar.
41
Los circuitos lgicos que se han visto anteriormente, son circuitos, combinados cuyos niveles de salida en cualquier tiempo depende de los niveles de entrada en ese momento. Cualquier condicin anterior en la entrada no afecta a la salida ya que los circuitos lgicos combinatorios no tienen memoria. En la fig. Siguiente se muestran un diagrama de bloqueo de un sistema digital general, que tienen compuertas lgicas combinatorias y dispositivos de memoria.
La parte combinatoria aceptable lgico del exterior y de los elementos de memoria y opera con ellas para producir salidas, algunas se almacenan en los elementos de la memoria. Algunas de las salidas de los elementos de la memoria van a los circuitos lgicos combinatorios. Este proceso indica que las salidas externas de un sistema digital son
42
funciones de sus entradas externas y de la informacin almacenada en los elementos de memoria. El elemento de memoria que ms se utiliza es el multivibrador vi-estables. El multivibrador vi-estable es un circuito lgico con dos salidas Q y desfasados 180 entre s. Smbolo general de un bi-estable.
En la figura anterior se indica la salida como Q y en donde la salida Q se denomina salida FF normal. = FF = Salida invertible. Cuando se dice que un FF est estado alto o bajo esta es la condicin presente en la salida Q y por tanto la salida por lo tanto la salida ser la irreversible Q. Existen dos posibles estados operativos para el FF. Q=0 y =1 Q=1 y =0
El FF tiene una o dos entradas que definen el estado 1 o 2 de F. Cuando el vi-estable de estado, permanece en estado aunque la extincin desaparezca, esta es una caracterstica de memoria. Al multivibrador Vi-estable tambin se le conoce como vi-estable, FF cerrojo binario FLIP-FLOP. Existen otros elementos de memoria, pero los vi-estables son los ms verstiles debido a su alta velocidad de operacin, la facilidad con que se puede almacenar y extraer informacin de ellos ya la facilidad con que se pueden interconectar por compuertas lgicas. Acoplamiento transversal con dos compuertas NO-Y se construyen un circuito multivibrador vi-estable bsico, como se ve en la figura siguiente.
43
Multivibrador biestable. Poner limpiar de la composicin NO-Y (FF SET- CLEARS DF NAND).
OBSERVACIN O CONDICIONES.
Entrada Salida FF
Poner Fijacin 1 0 1 0
44
En base en las siguientes entradas de poner y limpiar, si inicialmente Q= 0 determinar la forma de onda de Q par alas entradas del Labrador biestables NO- Y.
5.2.- BIESTABLES.
Poner- Limpiar como NO- O (FF- CLEAR DF NUR.) dos compuertas NO-O acoplados transversalmente como un multivibrador biestable.
1 2 3 4
ENTRADA. 0 1 0 1
SALIDA Cntrico No 1 0 0 1 0 0
1.- Esta es la condicin normal de reposo del multivibrador biestable NO- O y no tiene efecto alguno sobre el estado de salida Q y permanecern en cualquier estado ya que se encontraron antes dela incidencia de estacin de entrada. 2.- Poner- 1 limpiar- 0, esta condicin siempre har que permanecer a un cuando poner retorne a cero. Q= q en donde
45
3.- Esto siempre a un despus que limpiar regrese a cero. 4.- Esta condicin intenta fijar y anular, al mismo tiempo y produce que Q=0 y =0, si las entradas se regresan a cero simultneamente, el estado de salida restado predecible. Esta condicin de entrada no se debe de usar.
La accin de sincronizacin de las seales del cronmetro se logra a travs de uso de biestables con cronmetro, q estn diseados para cambiar de estados en una o tras uno del cronmetro. Mecanizacin del M.B.V. SKL con transicin alternativa.
46
El circuito detector de transicin genera una poizacin OLK* que ocurre coincidentemente con la transicin adecuada de la pulsacin de entrada CLK. Para un V.B.T.S.P., el detector esta diseado para producir CLK*cuando CLK realice un T.S.P., para un multivibrador biestable T.S.N. el EKL* ocurre cuando CKL acta un T.S.N. El circuito control de pulsacin permite CKL* atravesar las compuertas NO-Y1 2, segn los niveles presentes en S y C. El detector de transicin asegura que las entradas S y C, no tengan efecto en Q y acepto en algunos cuantos nanos segundos cuando CKL* =1. CARACTERISTICAS COMUNES. Hay varios tipos de multivibradores biestables con cronometro y tienen varias caractersticas que son comunes a todos ellos. C1.- todos multivibradores biestables con cronometro tienen una entrada de reloj. La entra del cronometro tiene un triangulo que indica que el vibrador biestable responde nicamente a las transiciones de la entrada del reloj. Un crculo en la entrada del reloj indica que el multivibrador biestable se activa solamente en las transiciones en sentido negativo.
C2.- Todos los M.B.B., con cronometro tienen una o ms entradas de control. Las entradas del control determinarn la entrada de salida del biestable (poner, limpiar), pero su efecto se sincroniza con la transformacin adecuada del cronometro por esto tambin se les llama entradas sincrnicas. Las entradas sincrnicas de control se llevan acabo hasta que se lleve a cabo la transicin TSN TSP. C3.- Los niveles lgicos presentes en las entradas sincrnicas controlaran la forma en que el vibrado y biestable cambiar, puesto que la seal del reloj activara el cambio, cuando una la transicin TSP TSN.
47
5.6.- EL BIESTABLE J- CON CRONOMETRO. 5.6.1.- BIESTABLE J-K CON CRONOMETRO QUE ES ACTIVADO.
Las entradas J-K controlan el estado del multivibrador biestable en la misma forma que las entradas y lo hacen para LCC con cronometro, excepto con una diferencia que la condicin de J=1 y K=1, lo genera otra salida ambigua. Para esta condicin el multivibrador biestable siempre pasar a su estado opuesto cuando se efectu la TSP a este se le denomina modo articulado de operacin. En es modo si J y K se deja en el estado alto, el multivibrador cambiara (se articular) en cada pulsacin del cronometro. La condicin J= 1log. K = 1 produce QN + 1 = Nuevo valor de Q ser inverso al valor que tenia antes de la PSP, esta es la operacin de articulacin.
TABLA DE VERDAD
ENTRADA J K 0 0 1 0 0 1 1 1 SALIDA QN + 1 QN NO CAMBIA 1 0 QN SE ARTIFLICA.
48
49
50