Tema 5-El Transistor Unipolar 2009.Ppt 0

Tema 5: Transistores unipolares
Fundamentos de Electrnica. Curso 2009-2010
Tema 5:
Transistores unipolares
Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid
5-1 5-1
Objetivos
1. Conocer los smbolos de los transistores JFET (canal n y p) y MOSFET (acumulacin y deplexin, canal n y p). 2. Conocer la estructura interna del MOSFET de acumulacin canal n y sus principios de funcionamiento. 3. Comprender las curvas de funcionamiento (transferencia y salida) y las zonas de funcionamiento de los transistores unipolares. 4. Conocer los parmetros de catlogo relativos a DC de estos transistores (VGSOFF, RON, ID-ON, VDS-ON, VDS-MAX, IDMAX, PMAX). 5. Aplicar las ecuaciones bsicas DC de estos 5-2 5-2
Objetivos
6. Comprender el funcionamiento del amplificador en fuente comn. 7. Analizar circuitos sencillos que exploten las funcionalidades bsicas del transistor unipolar. 8. Aplicar el modelo equivalente en pequea seal simplificado del transistor unipolar en saturacin. 9. Conocer los parmetros de catlogo relativos a AC de estos transistores . 10. Comprender la funcionalidad bsica del transistor unipolar como generador de corriente dependiente de tensin. 11. Aplicar la funcionalidad bsica del transistor unipolar como interruptor controlable por tensin. El alumno tiene a su disposicin, en documento
aparte, una relacin pormenorizada de los objetivos de este tema.
5-3 5-3
Temario
1. MOSFET de acumulacin
1.1. Canal n, estructura interna y smbolo 1.2. Criterio de signos 1.3. Principio, curvas, zonas y ecuaciones funcionamiento de
1.3.1. Curvas de salida, zonas y ecuaciones de funcionamiento del MOSFET canal n (VGS-OFF, VDS-MAX, IDMAX, PMAX, RON) 1.3.2. Curva de transferencia del MOSFET de acumulacin canal n 1.3.3. Informacin de catlogo
1.4. Canal p
1.4.1. Estructura interna y smbolo 1.4.2. Curvas
2. Estudio analtico/grfico de un circuito con NMOS

2.1. Localizacin del punto de trabajo
5-4 5-4
Temario
3. Modelo en pequea seal simplificado del MOSFET 4. Aplicaciones 4.1. Amplificador en fuente comn
4.1.1. Sin CS 4.1.2. Con CS
4.2.
Conmutacin todo/nada
Encender/apagar LED (o una carga) Comparador (con A.O.) + switch* Inversor CMOS Puente*
4.2.1. 4.2.2. 4.2.3. 4.2.4.
3. Otros tipos de FET, smbolos y curvas
Tiempo de imparticin del tema:
5-5 5-5
Bibliografa
Electrnica de Allan R. Hambley. Prentice-Hall. 2 Edicin, 2001. Cap. 5.
Ed.
Para los puntos 4.2.1 a 4.2.4, ambos inclusive, no se da bibliografa.
5-6 5-6
Estructura del MOSFET de Acumulacin Canal N

Metal, conductor S G W D xido de Si, aislante e
n+ L
n+ p
Substrato Semiconductor B: Body, suBstrato S: Source, Surtidor, fuente D: Drain, Drenador G: Gate, puerta
5-7 5-7
MOS
Smbolo del MOSFET de Acumulacin Canal N

D D B G
5-8 5-8
Criterio de Signos para el Canal N

iD vDS vGS iS
5-9 5-9
Principios de Funcionamiento: vGS =0V

iD iD vDS D G vGS1 = 0 S n+
vGS
n+ B vDS
iD1 = 0
5-10 5-10
Principios de Funcionamiento: vGS > 0 V (I)

iD D G vGS2 > 0 S n+
n+ B vDS
iD2 = 0
5-11 5-11
Principios de Funcionamiento: vGS > 0 V (y II)

iD D G vGS3 > v GS2 S n+
n+ B vDS
iD3 = 0
5-12 5-12
Principios de Funcionamiento: vGS = Vto

iD D G vGS4 = Vto S n+
n+ B vDS
iD4 = 0
5-13 5-13
Principios de Funcionamiento: vGS > Vto (I)

iD D G vGS5 > Vto S n+
n+ B vDS
5-14 5-14
Principios de Funcionamiento: vGS > Vto (II)

iD D G vGS5 > Vto S
n+ RON n+ B vDS
iD5 > 0
5-15 5-15
Principios de Funcionamiento: vGS > Vto (III)

iD D G vGS6 > vGS5 S n+
n+ B vDS
5-16 5-16
Principios de Funcionamiento: vGS > Vto (y IV)

iD D G vGS6 > vGS5 S
n+ RON(vGS) n+ B vDS
iD6 > iD5

RON6 < RON5

5-17 5-17
75
iD (mA)
Principios de Funcionamiento: hmica, Curvas

vGS = 8 V vGS = 10 V vGS = 6 V
2N7000
50
vGS = 4 V
25
Vto ~2 V
0 100 200 300 400
vGS = 2 V vGS = 0 V
RON(vGS = 2 V) ~ 47 RON(vGS = 8 V) ~ 3.9 RON(vGS = 4 V) ~ 7.2 RON(vGS = 6 V) ~ 4.7

500 vDS (mV)
RON(vGS = 10 V) ~ 3.5
5-18 5-18
Principios de Funcionamiento: Efecto de vDS

iD D G
n+ B n+ vDS > vDS
vGS5 > Vto
iD5 > iD5

RON5 > RON5

5-19 5-19
Principios de Funcionamiento: Saturacin

iD D G
n+ B n+ vDS > vDS
vGS5 > Vto
iD5 < iD5 = iDS(vGS)

5-20 5-20
Curvas de Salida
200
ID (mA)
VDS = VGS - Vto
2N7000
150
Zona hmica
VGS = 4 V
Zona de Saturacin
VGS = 3.5 V
100
50
VGS = 3 V VGS = 2 V
7 VDS (V)
Zona de Corte
5-21 5-21
Ecuaciones de Funcionamiento
Zona de Corte:
ID = 0
Zona de Saturacin:
ID = K (VGS - Vto)2
Zona hmica:
ID = K [2 (VGS - Vto) VDS - VDS2]

funcin difcil de manejar. Afortunadamente, si
VDS 0
resulta muy cmoda la relacin:
RON VDS / ID | 1 / [2 K (VGS - Vto)] |

5-22 5-22
Curvas de Salida (I)

ID (mA) 300
2N7000
200
100
10
20
30
40
50
VDS (V)
Al superar un determinado valor de ID , IDMX , el transistor se destruye

5-23 5-23
Curvas de Salida ( II)

ID (mA) 300
2N7000
200
100
10
20
30
40
50
VDS (V)
Potencia disipada: PD = VDS ID Al superar un determinado valor de PD , PD-MAX , el transistor se destruye

5-24 5-24
Curva de Transferencia
En saturacin: ID = K (VGS - Vto)2

IDS (mA) 600
2N7000
Zona de Corte
Zona de Saturacin
400
200
Vto
0 1 2 3 4 5 VGS (V)
Curva Real Curva Terica con K = 0.051 A/V2 y Vto = 2 V

5-25 5-25
Informacin de Catlogo (I)

5-26 5-26
Informacin de Catlogo (II)

5-27 5-27
Informacin de Catlogo (III)

5-28 5-28
Informacin de Catlogo (IV)

5-29 5-29
Informacin de Catlogo (V)

5-30 5-30
Informacin de Catlogo (VI)

5-31 5-31
Informacin de Catlogo (VII)

5-32 5-32
Informacin de Catlogo (y VIII)

5-33 5-33
Estructura del MOSFET de Acumulacin Canal P

Metal, conductor S G D xido de Si, aislante
p+
p+ n
5-34 5-34
Smbolo del MOSFET de Acumulacin Canal P

D D B G
5-35 5-35
Criterio de Signos para el Canal P

ID VDS VGS IS
5-36 5-36
Curvas de Salida del PMOSFET

ID
PMOSFET
NMOSFET
VDS
5-37 5-37
Curva de Transferencia del PMOSFET

IDS
PMOSFET
NMOSFET
Vto
VGS
Vto
5-38 5-38
Estudio Analtico/Grfico de Circuito a MOSFET

RD 40
RG1 2.5M VG
RG4 VG = VDD R G4+ R G 4 VGS = VG = 4 4 .4V

VDD I DS = K ( VGS Vto ) ? 12V
4
2N7000 RG2 1M
I DS = 44 4mA VDS = 4 V
VDS = VDD R D I D OK VDS > VGS Vto = 4 4 .4V Q(100 mA, 8 V) Saturado
Vto-2N7000 = 2 V K2N7000 = 0.051 A/V2

5-39 5-39
Estudio Analtico/Grfico de Circuito a MOSFET

ID (mA) 300 Q (100 mA, 8 V) 200 100
ID (mA)
Recta de Carga de Salida VDS = VDD R D I D
2 0
10
12
0.5
1.0
1.5
VDS (V) 0
VGSQ
2.5 3.0 R G4 = VDD R G4+ R G 4
2.0
3.5
4.0 VGS (V)
5-40 5-40
Inyeccin de Seal (I)

RG1 2.5M
RD 40 VDD 12V
VG RG2 1M
2N7000
5-41 5-41
Inyeccin de Seal (II)

RG1 2.5M
RD 40 VDD 12V
VG RG2 1M
2N7000
5-42 5-42
Inyeccin de Seal (y III)

RG1 2.5M CG VG RG2 1M
RD 40 VDD 12V
2N7000
5-43 5-43
Estudio Grfico en AC: Amplificacin

iDS (mA) 300 Q (100 mA, 8 V) 200 100
iD (mA)
Recta de Carga de Salida VDS = VDD R D I D
2 0 0
10
12
0.5
1.0
1.5
vDS (V) 0 vDS (V) 2.3 VPP
VGSQ
2.5 3.0 R G4 = VDD R G4+ R G 4
2.0
3.5
4.0 vGS (V) vGS (V) 0.4 VPP
GV = - 5.75
t
5-44 5-44
Distorsin
Fundamentos de Electrnica. Curso 2009-2010 iD (mA) iDS (mA) 300 200 100 2 0 0 4 6 8 10 vDS (V) vDS (V) 12 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 vGS (V) vGS (V)
t
5-45 5-45
Circuito de polarizacin
5-46 5-46
Modelo en Pequea Seal del FET (I)

G D
vgs S
gmvgs S
gm: gfs, transconductancia [-1, S, mho, ]

5-47 5-47
Modelo en Pequea Seal del FET (y II)

D
vgs S
gmvgs
ro S
gm: gfs, transconductancia [-1, S, mho, ] ro: impedancia de salida []

5-48 5-48
Determinacin de gm
I D gm VGS
( K (VGS Vto ) 4) = 4 (VGS Vto ) K VGS
gm = 4 kI D
5-49 5-49
Informacin de Catlogo (I)

5-50 5-50
Informacin de Catlogo (y II)

5-51 5-51
Amplificador en Fuente Comn (I)

RG1 2.26k
RD 500
2N7000 RG2 1k
VDD 12V
5-52 5-52
Amplificador en Fuente Comn (II)

Ri
RG RG1 2.26k RD 500
vi
CL
Ro vo
VDD RL 27k 12V
CG
vg
600 RG2 1k
2N7000 RS 120
Q(10 mA, 5.8 V) => gm = 45.5 mS vo GV = vi

5-53 5-53
Amp. en Fuente Comn: Ecuaciones

Ri
RG1 2.26k RD 500
RG vg 600
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000 RG2 1k RS 120
4 R i = R G4// R G 4= 44 vo g m ( R D // R L ) = 4 4 .4 GV = = vi 4 gm RS +
4 R o = R D = 44
5-54 5-54
Amp. en Fuente Comn: Formas de Onda
vg, vi, vo (mV)

4
-2
vo g m ( R D // R L ) = 4 4 .4 GV = = vi 4 gm RS +
-4
5-55 5-55
Amp. en Fuente Comn: Optimizacin

Ri
RG1 2.26k RD 500
RG vg 600
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000 RG2 1k RS 120
vO Ri = G V = 4 4 .4 vG R i + R G
Maximizar
Maximizar GV Maximizar Ri
5-56 5-56
Amp. en Fuente Comn: Maximizar Ri

Ri
RG1 2.26k 2.26M RD 500
RG vg 600
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000 RG2 1k 1M RS 120
R i = R G4// R G 4= 44 4k
vo Ri = G V G V = 4 4 .4 vG R i + R G
5-57 5-57
Amp. en Fuente Comn: Maximizar GV (I)

Ri
RG1 2.26M RD 500
RG vg 600
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000 RG2 1M RS 120
vo g m ( R D // R L ) GV = = vi 4 gm RS + Minimizar RS
5-58 5-58
Amp. Fuente Comn: Maximizar GV (II)

Ri
RG vg 600 RG2 1M RG1 2.26M RD 500
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000
vo g m ( R D // R L ) GV = = vi 4 gm RS + Minimizar RS
5-59 5-59
Amp. en Fuente Comn: Maximizar GV (y III)

Ri
RG1 2.26M RD 500
RG vg 600
vi
CL
Ro vo
VDD RL 27k 12V
CG
2N7000 RG2 1M RS 120 CS
vo g m ( R D // R L ) GV = = 4 = g m ( R D // R L ) = 4.4 vi 4 gm RS +
5-60 5-60
Control de un LED (I)

(20 mA, 2.0 V) (0, VDD)
VCONTROL
VDD 5V
5-61 5-61
Control de un LED (II)

VDD 5V
5-62 5-62
Control de un LED (III)

VDD 5V
5-63 5-63
Control de un LED (IV)

D VCONTROL
VDD 5V
5-64 5-64
Control de un LED (y V)
RD
D VCONTROL
VDD 5V
Vto ~ VDD / 2
VDD VD RD = ID
RON << RD
5-65 5-65
Pull-up (I)
VCONTROL
VDD 5V
(0, VDD)
5-66 5-66
Pull-up (II)
VDD 5V
5-67 5-67
Pull-up (y III)
VCONTROL
VDD 5V
VCONTROL = 0 => ON VCONTROL = VDD => OFF

5-68 5-68
Pull-up/pull-down (I)
VCONTROL
VDD 5V
(0, VDD)
5-69 5-69
Pull-up/pull-down (y II)
VCONTROL-P
VOUT
VCONTROL-N
VDD 5V
VOUT = 0 => VCONTROL-N = VDD y VCONTROL-P = VDD VOUT = VDD => VCONTROL-N = 0 y VCONTROL-P = 0
5-70 5-70
Inversor CMOS
VIN
VOUT
VDD 5V
VIN = 0 => VOUT = VDD VIN = VDD => VOUT = 0

X
5-71 5-71
Control de un LED Bicolor (I)

(20 mA, 2.0 V)

D VCONTROL VDD 5V
(0, VDD)
5-72 5-72
Control de un LED Bicolor (II)

5-73 5-73
Control de un LED Bicolor (III)

RD D
VCONTROL VCONTROL = 0 => Verde VCONTROL = VDD => Rojo

5-74 5-74
Control de un LED Bicolor (y IV)

VCONTROL
D
RD
VCONTROL
VDD 5V
Montaje en Puente
5-75 5-75
Estructura del MOSFET de Deplexin Canal N

n+
n+ p
5-76 5-76
Smbolo del MOSFET de Deplexin Canal N

D D B G
5-77 5-77
Estructura del MOSFET de Deplexin Canal P

p+
p+ n
5-78 5-78
Smbolo del MOSFET de Deplexin Canal P

D D B G
5-79 5-79
Estructura del JFET Canal N

n+
p+ iD
n+
n p+
Canal G
5-80 5-80
Smbolo del JFET canal N

5-81 5-81
Estructura del JFET Canal P

p+
n+
p+
p n+
5-82 5-82
Smbolo del JFET canal P

5-83 5-83
Curvas de Salida de los FETs

ID
Canal P
Canal N
VDS
5-84 5-84
Curvas de Transferencia de los FETs

PMOSFET-D
IDS
NMOSFET-D
JF ET -N
Vto-PA
Vto-JN Vto-ND
Vto-PD
Vto-JP
Vto-NA
5-85 5-85
NM OS FE T-A
VGS
A ETOSF PM
T-P JFE

Tema 5-El Transistor Unipolar 2009.Ppt 0

Caricato da

Informazioni sul documento

Descrizione originale:

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Tema 5-El Transistor Unipolar 2009.Ppt 0

Caricato da

Copyright:

Formati disponibili

Tema 5: Transistores unipolares

Fundamentos de Electrnica. Curso 2009-2010

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

2. Estudio analtico/grfico de un circuito con NMOS

2.1. Localizacin del punto de trabajo

Tema 5: Transistores unipolares

4.2.1. 4.2.2. 4.2.3. 4.2.4.

3. Otros tipos de FET, smbolos y curvas

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tiempo de imparticin del tema:

Tema 5: Transistores unipolares

Electrnica de Allan R. Hambley. Prentice-Hall. 2 Edicin, 2001. Cap. 5.

Para los puntos 4.2.1 a 4.2.4, ambos inclusive, no se da bibliografa.

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Estructura del MOSFET de Acumulacin Canal N

Fundamentos de Electrnica. Curso 2009-2010

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Smbolo del MOSFET de Acumulacin Canal N

Fundamentos de Electrnica. Curso 2009-2010

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Criterio de Signos para el Canal N

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS =0V

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > 0 V (I)

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > 0 V (y II)

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS = Vto

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > Vto (I)

Fundamentos de Electrnica. Curso 2009-2010

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > Vto (II)

Fundamentos de Electrnica. Curso 2009-2010

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > Vto (III)

Fundamentos de Electrnica. Curso 2009-2010

Departamento de Sistemas Electrnicos y de Control Universidad Politcnica de Madrid

Tema 5: Transistores unipolares

Principios de Funcionamiento: vGS > Vto (y IV)

Fundamentos de Electrnica. Curso 2009-2010

iD6 > iD5

RON6 < RON5

Tema 5: Transistores unipolares

Fundamentos de Electrnica. Curso 2009-2010

Principios de Funcionamiento: hmica, Curvas

RON(vGS = 2 V) ~ 47 RON(vGS = 8 V) ~ 3.9 RON(vGS = 4 V) ~ 7.2 RON(vGS = 6 V) ~ 4.7

500 vDS (mV)