Sei sulla pagina 1di 3

Politecnico di Torino - Facolt di Ingegneria delllInformazione Sistemi Elettronici

Prova scritta del 19/02/04 Esercizio 1) testo B tempo: 2 ore

Si consideri lo schema in figura dove i due FF hanno le uscite Q inizializzate a 0. Sia C =33 pF R= 1 Kohm e lo Shmitt frigger con tensioni di soglia rispettivamente Vih = Vt2 e Vil == Vt1 e con tensioni di uscita Vol=OV e Voh=5V. Nell'ipotesi che sia Vt1=0.5V,Vt2=2,5 : f=not(D*E)

a) rappresentare le forme d'onda ai nodi A, B, D, E, F,G nell'ipotesi che tutti i componenti logici abbiano ritardo nullo per i primi 6 periodi del segnale A. Linvertitore con isteresi collocato a sinistra forma un generatore di onda quadra; il segnale A quindi unonda quadra, la cui frequenza richiesta al punto b). Le relazioni tra segnali sono: -B=A*G - G = NOT (D * E) (per il testo B) - F = NOT E - D = B diviso modulo 2 (clock attivo sul fronte di salita) - E = D diviso modulo 2 (clock attivo sul fronte di salita) Facciamo l'ipotesi che la somma dei ritardi delle porte e dei FF sia inferiore al periodo di clock (ipotesi verificata nel punto d). In questo caso le transizioni significative sono tutte entro il primo periodo del clock, che disegnato con scala espansa. La sequenza di transizioni indicata nel diagramma rispetta la sequenza reale. A B D E F G 1 2 3 4 5 6 7 __/\________/\___/\___/\___/\___/\___/ ____/\_____________________________________________ ______/ ________/ \___________________________________________________ \________________________________________________

Il sistema asincrono; il primo fronte del clock A attiva una sequenza di transizioni intervallate solo in base ai ritardi dei vari elementi logici. Le transizioni successive di A non hanno alcun effetto.

SistEln -SEcorrdig040219e rev 02/02/2005 3:47 PM - DDC

Politecnico di Torino - Facolt di Ingegneria delllInformazione Sistemi Elettronici


b) calcolare e quotare la forma d'onda al nodo I. Il segnale sul nodo I unonda pseudo-triangolare, formata da tratti iniziali di esponenziale, compresa tra le due tensioni di soglia. Il tratto in salita inizia a Vt1 = 0,5 V, termina a Vt2 = 2,5 V, ha asindoto 5 V. Il tratto in discesa inizia a Vt2 = 2,5 V, termina a Vt1 = 0,5 V, ha asindoto 0 V. La costante di tempo = RC = 33 ns. Da queste considerazioni possibile determinare i parametri A e B per i due tratti esponenziali, e calcolare il tempo richiesto per passare da Vt1 a Vt2 in salita e in discesa (rispettivamente Ta e Tb): salita: V(t) = A + B e ^ -t/ V() = 5 V, A=5V V(0) = 0,5 V, B = - 4,5V V(Ta) = 2,5 V = 5 V 4,5 e^-Ta/ e^-Ta/ = 0,555 Ta = - ln 0,55 = 33 ns 0,588 = 19,4 ns

discesa: V(t) = A + B e ^ -t/ V() = 0 V, A=0V V(0) = 2,5 V, B = 2,5V V(Tb) = 0,5 V = 2,5 e^-Tb/ e^-Tb/ = 0,2 Tb = - ln 0,2 = 33 ns 1,61 = 53,1 ns Il periodo complessivo 19,4 + 53,1 = 72,5 ns , a cui corrisponde una frequenza F = 13,8 MHz (non richiesta esplicitamente nella domanda).

c) Rappresentare, quotandole, le forme d'onda ai nodi A, B, D,E,F,G nell'ipotesi che si abbiano i seguenti ritardi : Tck->Q = 5 ns (sia per transizioni L-> H che per transizioni H>L), Tck->Qn = 5ns (sia per transizioni L-> H sia per transizioni H->L); TLHgate = 4ns, THLgate= 3 ns, TsuFFD = 2 ns. Il periodo di clock non rilevante, salvo per quando discusso nella risposta d) 1 A B D E F G 2 3

__/\_____________________/\___/ |-4-| ______/\_________________________________ |--5-| |-3| ___________/| |--5-| | ________________/| | | \__|________________________________________ |-3| \______________________________________

SistEln -SEcorrdig040219e rev 02/02/2005 3:47 PM - DDC

Politecnico di Torino - Facolt di Ingegneria delllInformazione Sistemi Elettronici


d) Quale e' la massima frequenza di funzionamento e quale e' il valore di C che la realizza. Il sistema asincrono, e pu esserci un funzionamento diverso da quello indicato nel punto a) e c) se il secondo fronte dellonda quadra A arriva quando G ancora alto, e genera una nuova transizione sul clock B. Dato che il segnale di reazione interviene direttamente sul clock e non sullingresso D del FF, nel calcolo del periodo minimo del clock non deve essere considerto il tempo di setup. 1 A B D E F G 2 3 4

__/\______/\______/\______/ |-4-| ______/\_____/\__________/\_______/ |--5-| ___________/\_____________/ |--5-| ________________/\________ | \_________________________/ |-3| \________/\/

Il limite inferiore del periodo di clock quindi: Tckmin = 4 + 5 + 5 + 3 = 17 ns , cui corrisponde Fmax = 58,8 MHz Questo calcolo anche una verifica che, con i valori specificati per i componenti C ed R, il circuito opera effettivamente come indicato nelle risposte a) e c). Il periodo proporzionale a C (vedi soluzione punto b), quindi il valore di C che determina Fmax : C = 33pF * 13,8/58.8 = 7,74 pF

e) Calcolare il valore massimo del tempo di hold dei FF per il quale il sistema continua a funzionare. Entrambi i FF operano come divisori modulo 2. Per il corretto funzionamento il tempo di Hold deve essere inferiore al tempo di propagazione (5 ns).

SistEln -SEcorrdig040219e rev 02/02/2005 3:47 PM - DDC