LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

LABORATORIO # 6 CIRCUITOS ARITMTICOS 1. OBJETIVOS

Realizacin: 26-05-2011

Comprender los circuitos aritmticos dentro de la lgica binaria Utilizar sumadores totales de cuatro bits dentro de un Circuito Integrado Realizar la construccin de circuitos sumadores con caractersticas especiales Unificar criterios para la presentacin de circuitos sumadores. Estudio, implementacin y comprobacin de las caractersticas operativas de la unidad aritmtica y lgica ALU 74LS181.

2.- PARTE TERICA

Los circuitos binarios que pueden implementar las operaciones de la aritmtica binaria (suma, resta, multiplicacin, divisin) se realizan con circuitos lgicos combinacionales (puertas lgicas conectadas). SUMA BINARIA La suma o adicin binaria es anloga a la de los nmeros decimales. La diferencia radica en que en los nmeros binarios se produce un acarreo (carry) cuando la suma excede de uno mientras en decimal se produce un acarreo cuando la suma excede de nueve(9).

En conclusin: 1. Los nmeros o sumandos se suman en paralelo o en columnas, colocando un nmero encima del otro. Todos los nmeros bajo la misma columna tienen el mismo valor posicional. 2. El orden de ubicacin de los nmeros no importa (propiedad conmutativa). Las reglas que rigen la suma binaria son:

A continuacin, se muestra un circuito lgico llamado semisumador, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se produce. La operacin de un semisumador se puede sintetizar mediante las siguientes 2 operaciones booleanas: =A(xor)B (suma) Co=AB (acarreo) Para realizar una suma binaria donde se tenga presente un carry de entrada se debe implementar un circuito que tenga presente esta nueva variante; como es el caso del sumador completo. El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de arrastre), y las salidas habituales y Co (suma y salida de arrastre).

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

Semisumador

Para el sumador completo se tendr:

Sumando A Sumando B Acarreo Cin
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Acarreo Co
0 0 0 1 0 1 1 1

Suma
0 1 1 0 1 0 0 1

El circuito completo ser:

Sumador completo

RESTA BINARIA La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un prstamo o borrow de 2, mientras que en decimal se produce un prstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente a la de los dgitos menos significativos.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

Resta binaria

A continuacin se muestra un circuito lgico, llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo). La operacin de un Semirrestador se puede resumir mediante las 5 ecuaciones booleanas: Di=AB(neg)+A(neg)B= A(xor)B (diferencia) Bi=A(neg).B (borrow)

Semirrestador

En la figura siguiente se muestra el proceso de resta de 2 nmeros binarios de 5 bits. El objeto de esta operacin es ilustrar el manejo de los prstamos y plantear la necesidad de un restador completo de 2 bits que tenga, como entradas, el minuendo, el sustraendo, y el prstamo anterior y ofrezca como salidas, la diferencia y el prstamo, si existe.
Minuendo A 0 0 0 0 1 1 1 1 Sustraendo B Prstamo Bin 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Prstamo Bo Diferencia Di 0 1 1 1 0 0 0 1 0 1 1 0 1 0 0 1

Resta binaria

Restador completo

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

RESTADORES MEDIANTE COMPLEMENTOS Se puede realizar la resta de dos nmeros, mediante el complemento a 1 y el complemento a dos, las cuales son las tcnicas ms utilizadas actualmente dentro de las Unidades aritmticas lgicas. El complemento a 1, requiere que se identifique el bit de signo y tomar muy en cuenta el acarreo, el cual se debe sumar al resultado para determinar el valor correcto de la operacin. Si: A= 2910 = 111012 B= 1710 = 100012 Entonces A-B ser: BS A = 0 -B = 1 Carry 1 0 + 0

11101 01110 01011 1 01100 =12

El complemento a 2, consiste en complementar el nmero que se quiere restar y sumarle la unidad, para lo cual queda sin efecto el acarreo (no se lo toma en cuenta) en el resultado final. Si: A= 2710 = 0110112 B= 1610 = 0100002 Entonces -B ser: 010000 su complemento 101111 + 1 110000 = -16

BS A = 0 11011 + (-B) = 1 10000 Carry 1 0 01011 = 11 No interesa

SUMADORES Y RESTADORES EN PARALELO Los circuitos que realizan operaciones en paralelo son ms rpidos en sus respuestas, casi inmediatos para dar un resultado. Para el caso de un sumador se toma el bit LSB de cada una de las palabras que vayan a ser sumados y se llevan hacia las dos entradas de un semisumador (HA); donde la salida de suma puede mandarse a un visualizador el cual sera el LSB del resultado de la suma y la otra salida es la del CARRY OUT. Esta es llevada a un sumador completo (FA), el cual tiene presente 3 entradas que son: los dos bits consecutivos a los LSB de cada palabra binaria y un arrastre o acarreo de entrada que como mencionamos viene del semisumador (CARRY IN).

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

De ahora en adelante en este ejercicio tomado como ejemplo las conexiones que se harn de la forma ya descrita (teniendo presente 3 entradas a sumar) con la nica variante de que el CARRY IN ya no viene de un semisumador; sino de un sumador completo y, habr igual nmero de sumadores completos como bits menos 1 tengan las palabras binarias a sumar, debido a que el primer dispositivo a sumar es un semisumador. El CARRY OUT del ltimo sumador debe mandarse a un visualizador "en este caso" para tener presente el ultimo arrastre que se pueda generar.

Sumador paralelo

RESTADORES

Restador paralelo

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

SUMADORES/RESTADORES Si observamos los dos ltimos grficos podemos apreciar que estos circuitos son muy parecidos por lo que nos queda fcil implementar un circuito que realice las dos operaciones tratadas (suma y resta). El circuito Sumador/Restador mostrado a continuacin, tiene una entrada adicional denominada MODO DE CONTROL. Si esta entrada est en un nivel bajo (0 lgico), las cuatro puertas XOR no tienen efecto en el dato de las entradas B (el dato pasa a travs de las puertas XOR y no es invertido). La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este primer FA trabaje como semisumador. Cuando la entrada de Modo de Control esta en un nivel alto (1 lgico), las cuatro XOR actan como inversores. Se invierte el sustraendo (entradas B). La entrada Cin del primer FA esta en un nivel ALTO, lo que es lo mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se puede apreciar en los visualizadores

Sumador/restador de 4 bits

UNIDAD ARITMETICA LOGICA (ALU) La ALU es un elemento polivalente que realiza operaciones lgicas y aritmticas. Antes de obtener la solucin a las operaciones requeridas, es necesario comunicar a la ALU que tipo de operacin se desea que realice, mediante una combinacin de ENTRADAS DE SELECCIN. Estas entradas forman un conjunto de cdigos que se denominan INSTRUCCIONES, con las que se comunica a la ALU que operacin aritmtica o lgica debe realizar. La ALU 74LS181 es capaz de trabajar con 2 operandos de 4 bits, que denominaremos DATOS, y las INSTRUCCIONES se componen de 5 bits. En la figura se muestra el smbolo lgico que representa una ALU.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

Esquema simplificado de la ALU

Esquema completo de la ALU(74LS181) La funcin de cada uno de los pines de este C.I. se describe a continuacin: A3:A2:A1:A0 entradas del primer operando, B3:B2:B1:B0 entradas del segundo operando, S3:S2:S1:S0 selectores de funcin: mediante stas se selecciona la funcin que ha de realizar el circuito. F3:F2:F1:F0 salidas de la ALU, donde se tendrn los resultados.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

M: selector de Modo: sirve para determinar la operacin a realizar, Si M=1 realiza operaciones lgicas y realiza operaciones aritmticas si M=0. Cn: entrada de acarreo activa en nivel bajo. A=B:es una salida de colector abierto e indica cundo las cuatro salidas estn a nivel ALTO. Si se selecciona la operacin aritmtica de la resta, esta salida se activar cuando ambos operandos son iguales. G: acarreo de generacin. En operacin aritmtica de la suma, esta salida indica que la salida F es mayor o igual a 16, y en la resta F es menor que cero. P: acarreo de propagacin. En la operacin aritmtica de la suma, esta salida indica que F es mayor o igual a 15 y en la resta que F es menor que cero. G y P se utilizan par acoplar varios circuitos integrados del tipo 74181 en cascada empleando el mtodo de propagacin en paralelo. Cn+4 es el acarreo de salida.

Programando adecuadamente las lneas de seleccin (S 3S2S1S0) y la de modo (M) junto con la de acarreo previo (Cn), la ALU puede ejecutar 16 operaciones lgicas y 32 operaciones aritmticas diferentes con los datos A=A 3A2A1A0 B=B3B2B1B0. Estas operaciones, con sus respectivos cdigos de seleccin, se relacionan en la siguiente tabla. Se consideran tanto las entradas como las salidas son activas en alto. Para programar el dispositivo como generador de funciones lgicas, la entrada selectora de modo (M) debe estar a nivel alto. La operacin lgica deseada se programa mediante un cdigo de 4 bits de la forma S 3S2S1S0 aplicado a las entradas selectoras de funcin. El estado de Cn es indiferente. Por ejemplo, para realizar la operacin lgica A XOR B, si A= 1011 y B = 0001, la lnea M debe estar en 1 lgico y las lneas S3S2S1S0 deben tener el cdigo 0110. Cada bit de la palabra de salida F = F 3F2F1F0 es el resultado de la operacin XOR de cada bit de la palabra A con el correspondiente bit de la palabra B. Es decir, F3 =A3 XOR B3, F2 = A2 XOR B2 y as sucesivamente. Por tanto, F = 1010. Para programar la ALU como generadora de funciones aritmticas, la lnea M debe llevarse a nivel bajo con el fin de habilitar los acarreos internos. La suma de A y B, por ejemplo, se realiza cuando el cdigo de las entradas de seleccin de funcin es 1001. La entrada de acarreo C n es activa en bajo. Si la suma produce un acarreo de salida (C n+4) igual a 1, est tambin ser activo en bajo. La ALU utiliza un sistema interno de generacin de acarreos conocido como carry look ahead (acarreo anticipado), que no requiere que la suma sea calculada en su totalidad antes de establecer la naturaleza del acarreo resultante. A continuacin se presenta la tabla de operaciones de este integrado.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

Operacin de ALU 74LS181 en Lgica positiva

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

3.- PRE INFORME

1. Realizar un sumador completo de dos bits utilizando compuertas lgicas (TTL o CMOS) 2.- (*) Utilizando un C.I. (7483 4008) realizar un sumador/restador completo de cuatro bits 3.- Sean A, B don nmeros binarios de cuatro bits, armar un circuito que realice las siguientes operaciones: a) Si B es impar hacer la sustraccin con A (A - B) b) Si B es par sumar con A (A+B) 4.- (*) Para el circuito anterior, implementar un decodificador de siete segmentos y mostrar el resultado en un display (nodo comn o ctodo comn). 5.- Investigar y dibujar la configuracin de pines con la asignacin de funciones de cada uno de ellos, para el caso de una ALU 74LS181. 6.- (*) Disee un circuito que permita comprobar las 16 funciones aritmticas y las 16 funciones lgicas de la ALU 74181. Este circuito debe permitir visualizar de manera clara el resultado de cada operacin lgica o aritmtica. El circuito debe permitir visualizar los datos binarios a los que se les va a aplicar una operacin aritmtica o lgica mediante la ALU. 7.- Realice la simulacin en el programa PROTEUS de todos los circuitos diseados.

(*) circuitos que se implementaran en laboratorio 4.- LABORATORIO

1.- Implemente los diseos elaborados en el pre informe y planee una adecuada presentacin del funcionamiento de los circuitos en el protoboard.

5.- INFORME
1.- Para todos los circuitos implementados en laboratorio realizar los esquemas elctricos. Y comprare los datos tericos y prcticos.

6.- BIBLIOGRAFA
Fundamento de Electrnica Digital Thomas L. Floyd Manual de prcticas de Electrnica Digital Enrique Mandado Prez, Juan Jos Rodrguez Andina Sistemas Digitales Ronald J. Tocci Diseo Digital M. Morris Nano

10