UNIVERSIDADE ESTADUAL PAULISTA JLIO DE MESQUITA FILHO

Departamento de Engenharia Eltrica

Eletrnica I

Professor(a) Responsvel: Alceu Ferreira Alves

Emanoel Cunha Guilherme Henrique dos Santos Costa Jair de Lucena Barbosa Lo de Oliveira Santos Ricardo Matsuda

RA: 611018 RA: 611042 RA: 710784 RA: 612464 RA: 710644

Regio hmica Introduo Quando um MOSFET-E polarizado na regio hmica, ele equivalente a uma resistncia de RDS(lig). A maioria das folhas de dados lista o valor desta resistncia para uma corrente de dreno especfica e uma tenso porta-fonte. Abaixo temos a definio da resistncia RDS:

R DS ( lig ) =

V DS ( lig ) I D ( lig )

(1.1)

Quando uma tenso VGS>0 aplicada, o potencial positivo no Gate repele as lacunas na regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso atinge um certo limiar (Tenso de Threshold, VTH ), eltrons livres (gerados principalmente por efeito trmico) presentes na regio P so atrados e formam um canal N dentro da regio P, pelo qual torna-se possvel a passagem de corrente entre Dreno(D) e Fonte(S). Elevando VGS, mais portadores so atrados, ampliando o canal, reduzindo sua resistncia (RDS), permitindo o aumento de ID. Este comportamento caracteriza a chamada regio resistiva, ou hmica, ou ainda regio de triodo.

Figura 1.1 Funcionamento do MOSFET tipo n.

Tenso VTH ou Tenso de Threshold Com o aumento progressivo de VGS, eltrons gerados termicamente na regio de depleo prxima ao Gate ganham energia suficiente para alcanar a banda de conduo, e so aprisionados pelo campo eltrico. Neste momento, esta regio do Substrato se torna condutora, e com portadores de carga negativa. Forma-se um canal N entre Dreno(D) e Fonte(S). Esta inverso do canal ocorre para tenses menores ou iguais a VTH, onde VTH a Tenso de Threshold.

Figura 1.2 Grfico ID X VDS de um MOSFET tipo n.

Regio hmica A regio hmica, de resistncia ou de triodo, compreende o seguinte funcionamento:

A tenso entre a Fonte e o Gate(VGS) deve ser maior que a tenso de Limiar(Tenso de Threshold): VGS > VT

A tenso entre o Dreno e a Fonte tem que ser pequena: VDS < VGS - VTH

O dispositivo funciona como um resistor controlado por VGS; A condutncia do canal proporcional a: VGS - VTH

A corrente ID proporcional a: (VGS - VTH) . VDS

Figura 1.3 Grfico ID X VDS, em destaque a regio hmica.

Canal Gradual Aumentando VDS, o nvel de inverso varia ao longo do canal, como resultado da ddp entre a posio do canal e o terminal de porta. O canal assume uma forma gradual e a resistncia do canal aumenta com o aumento de VDS. O comportamento de ID X VDS passa a ser no-linear(VGS mantido constante em valor tal que VGS VDS > VTH). A figura abaixo ilustra:

Figura 1.4 Grfico ID X VDS, em destaque a regio hmica com o canal gradual.

Na figura temos os textos escritos em ingls que traduzidos dizem que no incio a curva quase uma reta proporcional a (VGS - VTH). Um pouco mais acima a curva varia porque a resistncia do canal aumenta com VDS.

A tabela a seguir ilustra os diferentes modos de operao do MOSFET. Ela possui variveis mais complexas para o uso, porm os fabricantes possuem j tabelados os valores para utilizar o MOSFET no seu uso devido.

Tabela 1.1 Modos de operao do MOSFET.

Tabela 1.2 Tabela de componentes. Regio de Saturao Quando a tenso de dreno, VDS, passa de um certo valor, a corrente IDS fica aproximadamente constante. Esta regio a chamada de saturao. A tenso VDS a partir da qual a corrente satura, chamada de tenso de saturao, VDS(sat). Esta tenso apresenta uma dependncia com a tenso de porta aplicada.

Figura 1.4 Grfico ID X VDS, em destaque a regio de saturao.

Polarizao na regio hmica

Na figura 2.1, a corrente de saturao no dreno neste circuito : Id (sat) =

Vdd Rd

+VDD RD

Figura 2.1 E a tenso de corte no dreno Vdd. Afigura 2.2 mostra a reta de carga cc entre a corrente de saturao de Id (sat) e a tenso de corte Vdd.

Figura 2.2 Quando Vgs = 0, o ponto Q est no extremo inferior da reta de carga cc. Quando Vgs = Vgs (lig), o ponto Q est no extremo superior da reta de carga cc.

Quando o ponto Q est abaixo do ponto Qteste, como mostra a figura 2.2, o dispositivo est polarizado na regio hmica. As seguintes condies devem ser satisfeitas: Id (sat) < Id (lig) quando Vgs = Vgs(lig) A equao acima importante. Ela nos informa se um MOSFET-E est operando na regio ativa ou na regio hmica. Exemplo: Qual a tenso na sada do circuito da figura abaixo?

1k
+4,5V 0

Vout

2N7000

Figura 2.3 Soluo: Para o 2N7000, os valores mais importantes so: Vgs (lig) = 4,5V Id (lig) = 75mA Rds (lig) = 6 Como a tenso de entrada vai de o a 4,5V, o 2N7000 chaveado ligando e desligando. A corrente de saturao no dreno na Figura 2.3 : Id (sat) =

20V = 20mA 1k

Na figura abaixo, encontra-se a reta de carga cc. Como a corrente 20mA menor que a de 75mA, o valor de Id (lig), o 2N7000 est polarizado na regio hmica quando a tenso na porta for alta.

Figura 2.4

Figura 2.5

A figura 2.5 o circuito equivalente para uma tenso de entrada na porta alta. Como o MOSFET-E tem uma resistncia de 6 , a tenso de sada se obtm com a aplicao de um divisor de tenso: Vout = 6 . 20V 6 + 1k

Vout = 0,12V

Figura 2.6 Por outro lado, se a tenso Vgs for baixa, o MOSFET-E est em corte (figura 2.6), e a tenso na sada sob a tenso da fonte: Vout = 20V
Polarizao por Divisor de Tenso

Divisor de Tenso (MOSFET tipo Depleo) , Calcular : ,

110M

1,8k

10M

750

Figura 3.1

Os pontos no grfico e a reta de polarizao resultante so dados por:

Ponto Q

Figura 3.2

Divisor de Tenso (MOSFET tipo Intensificao)

Determinar Dados:

40 V

22M

3k

18M

0,82k

Figura 3.3 A partir do circuito, temos:

A partir dos dados do datasheet, temos:

Id

Ponto Q

Vgs(V)

Figura 3.4

Chaveamento Digital

O MOSFET revolucionou a indstria dos computadores, na aplicao como chaveamento digital. O seu funcionamento se verifica quando a tenso na porta for bem acima da tenso limiar, o dispositivo chaveia do corte para a saturao. Esse fato de ligar e desligar revolucionou os computadores, pois o ato de ligar de desligar o fator principal no seu funcionamento. Um computador composto de milhes de MOSFETs-E para processar dados, podendo codificar informaes em dados binrios.
Analgico, Digital e Circuitos de Chaveamento.

Sinais Analgicos so sinais que mudam continuamente a tenso . O sinal no precisa ser necessariamente senoidal, desde que no haja um salto entre dois nveis de tenso.
Digital

Refere-se a sinais descontnuos, ou seja, o sinal salta entre dois nveis distintos de tenso, como a forma de onda. Estes sinais so muito usados dentro dos computadores, podem vim a representar nmeros, letras e outros smbolos. Circuitos de chaveamento podem tambm controlarem motores, lmpadas, aquecedores e outros dispositivos de corrente elevada.

Chaveamento de Cargas Passivas.

A figura 4.1 mostra um MOSFET-E com uma carga passiva, ou seja, um simples resistor como o RD. Nesse circuito, Vent pode ser baixa ou alta. Quando Vent baixa, o MOSFET-E esta desligado (corte) e Vsaida igual a tenso da fonte de alimentao. Quando Vent alta, o MOSFET-E desliga (satura) e Vsaida cai para um valor baixo. Para um circuito funcionar corretamente, a resistncia de dreno RDS na regio hmica tem de ser muito menor do que a resistncia passiva do dreno, porque a corrente de saturao no dreno ID(sat) tem de ser menor que ID(lig) quando a tenso na sada for igual ou maior que VGS(lig).
VDD RD

Vsai

Vent

Figura 4.1

RDS(lig) <<RD

Este tipo de circuito tambm chamado de inversor, porque a tenso na sada a oposta a da tenso na entrada. Quando a tenso na entrada baixa, a tenso na sada alta. Quando a tenso na entrada alta, a tenso na sada baixa.

Bibliografia

MALVINO, A.P.; Eletrnica. 4. ed. So Paulo: Makron Books, 2005. BOYLESTAD, R.L.;NASHELSKY L.; DISPOSITIVOS ELETRNICOS E TEORIA DE CIRCUITOS. 8. ed. So Paulo: Pearson, 2007. SEDRA/SMITH, Microelectronics Circuits 5 ed.Oxford University Press, 2004