SISTEMAS DIGITALES II ING.

RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

Laboratorio # 1
OBJETIVO: construir circuitos combinacionales MSI. Disear circuitos secuenciales asncronos y sncronos FUNDAMENTO TERICO: Los sistemas combinacionales y secuenciales tienen gran variedad de aplicaciones en la vida real. En la mayora de sistemas digitales encontrados en la prctica se incluyen elementos que memorizan la informacin, por lo cual se requieren de circuitos secuenciales. CIRCUITOS COMBINACIONALES: El diseo de circuitos combinacionales comienza desde el enunciado del problema y termina con el diagrama de circuito lgico, o con un conjunto de funciones de Boole de los cuales se puede obtener el diagrama lgico fcilmente. El procedimiento cubre los siguientes pasos: 1.- Se enuncia el problema. 2.- Se determina el nmero requerido de variables de entrada y el nmero requerido de variables de salida. 3.- Se le asignan letras a las variables de entrada y salida. 4.- Se deduce la tabla de verdad que define las relaciones entre las entradas y las salidas. 5.- Se obtiene la funcin de Boole simplificada para cada salida. 6.- Se dibuja el diagrama lgico. CIRCUITOS SECUENCIALES: A diferencia de los circuitos combinacionales, en los secuenciales, los valores de las salidas en un momento dado no dependen exclusivamente de los valores aplicados en las entradas en ese instante, sino tambin de los que estuviesen presentes con anterioridad. Los circuitos secuenciales tienen capacidad para recordar o memorizar los valores de las variables de entrada. Esta operacin es imprescindible en los sistemas automticos construidos con circuitos digitales, sobre todo en los programables, de los cuales nos ocuparemos ms adelante. El almacenamiento o memorizacin de la informacin presente en la puerta del circuito se realiza gracias a la existencia de unas variables denominadas de estado interno, cuyo valor se ver afectado por los cambios producidos en la combinacin binaria aplicada a la entrada. Existen dos grandes tipos de circuitos secuenciales: SNCRONOS: Los sncronos, requieren una seal de control procedente de un generador externo al propio circuito, que funciona como llave, de modo que si no se aplica dicha seal no se hacen efectivos los valores presentes en las entradas. La seal de control, tambin denominada reloj (Clock o Clock Pulse en ingles), se aplica a las entradas del mismo nombre de cada bloque integrado para sincronizar la transmisin de datos. Dentro de los sistemas sncronos tenemos dos tipos: Sncronas sencillas o por nivel: En ellas, las entradas solo tienen actuacin sobre la bascula (se validan) cuando el nivel lgico en la entrada de reloj esta alto o bajo (segn el sistema). Esta caracterstica obliga a que las salidas solo puedan variar cuando la entrada de reloj este a nivel de paso (de activacin). Sincronizadas por flanco (Edge-Triggered): En las basculas que adoptan este sistema de sincronismo, la informacin presente en las entradas solo se tiene en cuenta cuando la seal de reloj cambia de nivel, es decir, durante el tiempo de subida o de bajada, dependiendo del caso. ASNCRONOS: Los sistemas secuenciales asncronos no poseen entrada de reloj, y los cambios en las variables de estado interno y en los valores de salida se producen, sencillamente, al variar los valores de las entradas del circuito.

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

MARCO TEORICO: Demultiplexor: es un circuito combinacional que tiene una entrada de informacin de datos d y n entradas de n control que sirven para seleccionar una de las 2 salidas, por la que ha de salir el dato que presente en la entrada. Esto se consigue aplicando a las entradas de control la combinacin binaria correspondiente a la salida que se desea seleccionar. Por ejemplo, si queremos que la informacin que tenemos en la entrada d, salga por la salida S4, en la entrada de control se ha de poner, de acuerdo con el peso de la msma, el valor 100, que es el 4 en binario. El demultiplexor, es un circuito combinacional que aunque la funcin bsica es la que hemos explicado, puede utilizarse en muchos casos como decodificador y adopta cualquiera de las funciones que un decodificador realiza. Una aplicacin muy prctica de los demultiplexores utilizados como decodificadores, si lo combinamos con una puerta NO-Y NAND, es la generacin de funciones lgicas, de modo, que si nos dan la funcin lgica F=S3(2,4,5,7), las salidas correspondientes a los unos lgicos se conectaran a la puerta NO-Y. En este caso la entrada de informacin se puede utilizar como entrada inhibidora si mantenemos a cero lgico, y subindola a uno, cuando queremos inhibir la generacin de la funcin. Multiplexor: estos circuitos combinacionales poseen 2 lneas de entrada de datos, una lnea de salida y n entradas de seleccin. Las entradas de seleccin indican cul de estas lneas de entrada de datos es la que proporciona el valor a la lnea de salida. En electrnica digital, es usado para el control de un flujo de informacin que equivale a un conmutador. En su forma ms bsica se compone de dos entradas de datos (A y B), una salida de datos y una entrada de control. Cuando la entrada de control se pone a 0 lgico, la seal de datos A es conectada a la salida; cuando la entrada de control se pone a 1 lgico, la seal de datos B es la que se conecta a la salida. El multiplexor es una aplicacin particular de los decodificadores, tal que existe una entrada de habilitacin (EN) por cada puerta AND y al final se hace un OR entre todas las salidas de las puertas AND. La funcin de un multiplexor da lugar a diversas aplicaciones: Selector de entradas, Serializador: Convierte datos desde el formato paralelo al formato serie. Transmisin multiplexada: Utilizando las mismas lneas de conexin, se transmiten diferentes datos de distinta procedencia. Realizacin de funciones lgicas: Utilizando inversores y conectando a 0 o 1 las entradas segn interese, se consigue disear funciones complejas, de un modo ms compacto que con las tradicionales puertas lgicas. Codificador: es un circuito combinacional con 2 entradas y N salidas, cuya misin es presentar en la salida el cdigo binario correspondiente a la entrada activada. Existen dos tipos fundamentales de codificadores: codificadores sin prioridad y codificadores con prioridad. En el caso de codificadores sin prioridad, puede darse el caso de salidas cuya entrada no pueda ser conocida: por ejemplo, la salida 0 podra indicar que no hay ninguna entrada activada o que se ha activado la entrada nmero 0. Adems, ciertas entradas pueden hacer que en la salida se presente la suma lgica de dichas entradas, ocasionando mayor confusin. Por ello, este tipo de codificadores es usado nicamente cuando el rango de datos de entrada est correctamente acotado y su funcionamiento garantizado. Decodificador: es un circuito combinacional, cuya funcin es inversa a la del codificador, esto es, convierte un cdigo binario de entrada (natural, BCD, etc.) de N bits de entrada y M lneas de salida (N puede ser cualquier N entero y M es un entero menor o igual a 2 ), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen encontrar como decodificador / demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un decodificador.
N n

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

Circuito comparador: combinatorio compara dos entradas binarias (A y B de n bits) para indicar la relacin de igualdad o desigualdad entre ellas por medio de "tres banderas lgicas" que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activara solo cuando la relacin a la que corresponde sea verdadera, es decir, su salida ser 1 y las otras dos producirn una salida igual a cero.
Contador: (counter en ingls) es un circuito secuencial construido a partir de biestables y puertas lgicas capaz de realizar el cmputo de los impulsos que recibe en la entrada destinada a tal efecto, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el cmputo se realiza en un cdigo binario, que con frecuencia ser el binario natural o el BCD natural (contador de dcadas). Clasificacin de los contadores: Segn la forma en que conmutan los biestables, podemos hablar de contadores sncronos (todos los biestables conmutan a la vez, con una seal de reloj comn) o asncronos (el reloj no es comn y los biestables conmutan uno tras otro). Segn el sentido de la cuenta, se distinguen en ascendentes, descendentes y UP-DOWN (ascendentes o descendentes segn la seal de control). Segn la cantidad de nmeros que pueden contar, se puede hablar de contadores binarios de n bits (cuentan todos n los nmeros posibles de n bits, desde 0 hasta 2 1), contadores BCD (cuentan del 0 al 9) y contadores Mdulo N (cuentan desde el 0 hasta el N-cuarto. El nmero mximo de estados por los que pasa un contador se denomina mdulo del contador. Este nmero viene determinado por la expresin 2^n donde n indica el nmero de bits del contador. Ejemplo, un contador de mdulo 4 pasa por 4 estados, y contara del 0 al 3. Si necesitamos un contador con un mdulo distinto de 2^n, lo que haremos es aadir un circuito combinacional. Biestable JK Maestro-Esclavo: Aunque an puede encontrarse en algunos equipos, este tipo de biestable, denominado en ingls J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior. Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida. Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitacin: q Q J K 0 0 0 1 0 1 1 1 1 0 X 0 1 1 X 0 D (Data o Delay): El flip-flop D resulta intil cuando se necesita almacenar un nico bit de datos (1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj. Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En funcin del modo de activacin de dicha entrada de sincronismo

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

MATERIAL Y EQUIPO UTILIZADO:

MATERIAL: 74LS04 74LS08 74LS11 74LS32 74LS74 74LS76 74LS86 PROCEDIMIENTO: PRACTICA # 1 disear un CODIFICADOR DE 8*3 Y 4*2 y un DECODIFICADOR DE 3*8 Y 2*4 DECODIFICADOR DE 3*8
U1:A
1 2 13 12

EQUIPO: PROTO BOARD FUNTE DE ALIMENTACION MULTIMETRO ALICATES CABLES

TABLA DE VERDAD
D0 D1 D2 D3 D4 D5 D6 D7

U4:A

74HC11 2

1 74HC04

U1:B
3 4 5 74HC11 6

U4:B

3 74HC04

4 9 10 11

U1:C
8

74HC11

U2:A U4:C

5 74HC04

1 2 13 74HC11

12

U2:B
3 4 5 74HC11 6

ENTRADAS X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

D0 1 0 0 0 0 0 0 0

D1 0 1 0 0 0 0 0 0

SALIDAS D2 D3 D4 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0

D5 0 0 0 0 0 1 0 0

D6 0 0 0 0 0 0 1 0

D7 0 0 0 0 0 0 0 1

U2:C
9 10 11 74HC11 8

U3:A
1 2 13 74HC11 12

U3:B
3 4 5 74HC11 6

DECODIFICADOR DE 2*4
U1:A U2:A
2 1 3 2 4 7404 4 6 5 7408 9 8 10 7408 12 11 13 7408 7408

TABLA DE VERDAD ENTRADAS X Y 0 0 0 1 1 0 1 1 SALIDAS D1 D2 0 0 1 0 0 1 0 0

0 0

U1:B 7404
3

U2:B

D0 1 0 0 0

D3 0 0 0 1

U2:C

U2:D

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

PRACTICA # 2 disear un MUX DE 4*1 y un DEMUX DE 1*4 MUX DE 4*1

U1:A

TABLA DE VERDAD
U3:A

I0 I1 I2 I3

1 2 13 74HC11

12

1 3 2 74HC32 6

U1:B

3 4 5 74HC11

U3:C
9 8 10 8 74HC32

S1 0 0 1 1

S0 0 1 0 1

Y I0 I1 I2 I3

U1:C

9 10 11 74HC11

U3:B
4 6 5 74HC32 12

U2:A

1 2 13 74HC11
4 2

U4:B
74HC04
3 1

U4:A
74HC04

S1 S0
DEMUX DE 1*4
U1:A
IA
1 2 13 7411

TABLA DE VERDAD I IA IB IC ID C0 0 0 1 1 C1 0 1 0 1 S0 1 0 0 0 S1 0 1 0 0 S2 0 0 1 0 S3 0 0 0 1

12

S0

U1:B
IB

3 4 5 7411

S1

U1:C
IC

9 10 11 7411

S2

U2:A
ID

1 2 13 7411
2 4

12

S3

U3:A
7404
1 3

U3:B
7404

C0

C1

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

PRACTICA # 3 disear un COMPARADOR de magnitud de 2 bits COMPARADOR DE MAGNITUD DE 2 BITS A 0 0 1 1 TABLA DE VERDAD B 0 1 0 1 A<B 0 1 0 0 A=B 1 0 0 1 A>B 0 0 1 0

PRACTICA # 4 disear CONTADOR UP/DOWN FLIP-FLOPS D y CONTADOR UP/DOWN FLIP-FLOPS J-K CONTADOR UP/DOWN FLIP-FLOPS D
U3:B
5 6 4 74HC86
10 4

CONTADOR UP/DOWN FLIP-FLOPS J-K

U2:A
1

U1:A
Q 15 9 6 J CLK

U1:B
Q 11

U3
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 7448 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

U3:A

U2:A
Q 5 12 11 D CLK

U2:B
Q 9 7 1 2 6 4 5 3

U1
A B C D BI/RBO RBI LT 7448 QA QB QC QD QE QF QG 13 12 11 10 9 15 14

1 3 2 3 74HC86 2 D CLK
R

2 1 74HC86 16

J CLK

74HC74

13

74HC74

U1:A(CLK)

74HC76

14

12

10

74HC76

U2:A(CLK)

CODIFICADOR DE 8*3 OCTAL

A

TABLA DE VERDAD A 1 0 0 0 0 0 0 0
Y

0 0 0 0

U1:A
1 3 2 4 6 7432 5 7432 8 10

U1:B
X

U1:C
C
9

7432

U1:D
12 11 13 7432 4 6 5 3 7432

0 0

U2:B U2:A

B 0 1 0 0 0 0 0 0

C 0 0 1 0 0 0 0 0

D 0 0 0 1 0 0 0 0

E 0 0 0 0 1 0 0 0

F 0 0 0 0 0 1 0 0

G 0 0 0 0 0 0 1 0

H 0 0 0 0 0 0 0 1

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

0 0

2 7432

U2:C
9 8 10 7432 1 3 2 11 13 7432 7432

U3:A U2:D
Z

12

SISTEMAS DIGITALES II ING. RAUL BALDERRAMA ALMNO: FABIO AYALA C2421-X

CONCLUSIONES: Despus de analizar los objetivos planteados, dimos solucin a cada uno de las practicas, empleado los diseos lgicos combinacionales y diseos lgicos secuenciales, recolectando informacin de libros, paginas webs, etc. Una vez concluida la bsqueda de informacin empezamos a realizar los diseos en forma terica, para luego llevar a la parte prctica los diseos lgicos combinacionales y diseos lgicos secuenciales, para demostrar su funcionamiento de cada circuito. Tuvimos algunos problemas tcnicos con los circuitos integrados al realizar la parte prctica, analizamos cada falla para poder darle una solucin viable para el buen funcionamiento de los circuitos integrados, aprendimos que para conectar las salidas a los leds es necesario colocar resistencias de carga para que no sufra daos los leds. Tambin aprendimos la importancia de funcionamiento de cada uno de los circuitos armados en la prctica. RECOMENDACIONES: Para realizar este tipo de prcticas hay que saber disear adecuadamente los circuitos para poder comprender la importancia de su funcionamiento. Hay que tener mucha precaucin y atencin en el momento del armado de los circuitos. Hay verificar las hojas de especificaciones de cada circuito integrado. Armar de forma ordenada cada funcin del circuito correspondiente. Tener en cuenta todas las medidas de seguridad al momento de realizar la conexin de una fuente de alimentacin al circuito, ya que podemos daar los circuitos integrados si no tenemos en cuenta el tipo y cantidad de alimentacin que se brinda al circuito combinacional o secuencial. BIBLIOGRAFA: LGICA DIGITAL Y DISEO DE COMPUTADORES AUTOR MORIS MANO SISTEMAS DIGITALES AUTOR R. TOCCI PAGINAS WEBS: www.wikipedia.org www.rincondelvago.com www.robotic.com www.electonicadigital.org