Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Corso di Laurea in
Ingegneria Elettronica N.O.
Gruppo di lavoro:
Fidone Vincenzo 615/001060
Giuffrida Giuseppe 615/000861
Greco Giuseppe Francesco Agatino 615/000414
L’Episcopo Gaetano 615/000440
Introduzione
Lo scopo del nostro lavoro è quello di progettare un amplificatore operazionale a due
stadi, dove il primo stadio è costituito da una coppia differenziale a canale P con
carico a specchio mentre il secondo è uno stadio di uscita CMOS in classe AB. La
topologia circuitale richiesta consta quindi di:
● Punto di lavoro;
● Offset sistematico;
● Dissipazione di potenza statica;
● Diagrammi di Bode di Guadagno e Fase;
● Rumore equivalente in ingresso;
● CMRR;
● PSRR+ e PSRR-;
● Dinamica;
● Risposta al gradino (Slew Rate e Tempo di assestamento);
● TDH per una sinusoide posta in ingresso a differenti frequenze e ampiezze.
2
Equazioni di progetto e di
dimensionamento
Abbiamo iniziato a progettare il circuito tramite calcoli eseguiti “carta e penna”
cercando di avvicinarci attraverso le equazioni di progetto fondamentali al
comportamento reale del nostro amplificatore e alle specifiche richieste.
Per quanto riguarda la connessione dei Bulk dei nostri transistor, nei PMOS, essendo
realizzati,nel nostro caso, in un processo N-Well, abbiamo cortocircuitato il Bulk con
il Source per annullare l’effetto Body e gli altri effetti parassiti causati dalla tensione
esistente fra Bulk e Source; negli NMOS siamo costretti, invece, a porre il Bulk ad un
potenziale fisso per tutti i transistori, e la scelta deve cadere su VSS (massa), cioè
poniamo i Bulk degli NMOS a VSS, in modo tale da eliminare il suddetto effetto
3
Body nei transistori M3-M4-M8, ciononostante avremo questi effetti parassiti nei
transistori M9-M11.
Partendo dalle specifiche che ci sono state date nel progetto ricaveremo quelli che
sono i parametri fondamentali del circuito come le transconduttanze, le correnti e i
fattori di forma di ogni transistore MOS presente, inoltre compenseremo il nostro
circuito.
Guardando i dati che abbiamo a disposizione, abbiamo deciso di partire dal rumore
del nostro amplificatore per poi ricavarci il valore di gm1,2 . Esso sarà circa uguale a:
(
S 0 ≅ 2 S1, 2 (g m1, 2 r(1) g m8 r( 3) ) + 2 S 3, 4 g m3, 4 r(1) g m8 r( 3)
2
)2
⎡ ⎛ g m3, 4 ⎞
2
⎤
S 0 ≅ 2(g m1, 2 r(1) g m8 r(3) ) S1, 2 + S 3, 4 ⎜ ⎟ ⎥
2⎢
⎢ ⎜ gm ⎟ ⎥
⎣ ⎝ 1, 2 ⎠ ⎦
dividiamo adesso S 0 per il nostro guadagno di anello ed otteniamo la sorgente di
rumore equivalente in ingresso:
⎡ ⎛ g m3, 4 ⎞ ⎤
2
S i ≅ 2 ⎢ S1, 2 + S 3, 4 ⎜ ⎟ ⎥
⎢ ⎜ gm ⎟ ⎥
⎣ ⎝ 1, 2 ⎠ ⎦
2 2
sostituiamo S1, 2 ≅ 4 KT e S 3, 4 ≅ 4 KT ,
3g m1, 2 3 g m 3, 4
J
dove K ≅ 1.381E-23 (Costante di Boltzmann) e T=300K (temperatura ambiente in
K
gradi Kelvin).
⎡ ⎛ g m3, 4 ⎞
2
⎤ ⎡ g ⎤ ⎡ g ⎤
2 2 ⎜ ⎟ ⎥ = 16 KT ⎢ 1 + m3, 4 ⎥ = 16 KT 1 ⎢1 + m3, 4 ⎥
Si = 2⎢4KT + 4KT
⎢ 3g m1, 2 3g m3, 4 ⎜ gm ⎟ ⎥ 3 2
⎢⎣ g m1, 2 ( g m1, 2 ) ⎥⎦ 3 g m1, 2 ⎢⎣ g m1, 2 ⎥⎦
⎣ ⎝ 1, 2 ⎠ ⎦
4
volendo minimizzare il contributo del carico attivo si deve imporre che:
ω GBW = ω DT(0 )
Dove il guadagno di anello in continua è:
5
esiste fra i nodi 1 e 11. Inoltre abbiamo preferito collegare il ramo di compensazione
al nodo 11 invece che al nodo 3 per una questione di pura simmetria.
A questo punto possiamo ricavarci le altre specifiche ragionando sullo Slew Rate del
circuito.
Il circuito che andiamo a considerare è il seguente:
dV
SR =
dt
ΔV1 IB
SRINT = =
Δt MAX CC
Non abbiamo, invece, alcuna formula sullo Slew Rate esterno.
6
Se invece applichiamo un gradino positivo ciò che accade è l’opposto,cioè tutti i
transistori tranne M2 sono accesi,la tensione al nodo 1 diminuisce facendo cosi
diminuire la corrente su M8. Ciò che otteniamo sarà quindi:
ΔV1 IB
SRINT = =
Δt MAX CC
Non abbiamo, invece, alcuna formula sullo Slew Rate esterno.
Dallo Slew Rate interno abbiamo, allora, la formula:
IB
= SR
CC
Imponendo, quindi, un valore allo Slew Rate, e poiché conosciamo CC , possiamo
ricavarci il valore della corrente di polarizzazione IB . B
V
Un buon valore dello Slew Rate è maggiore di 5 , noi abbiamo deciso di fissarlo a
μs
V
8
μs , quindi ci ricaviamo:
IB = CC ⋅ SR = 5 ⋅ 10−12 ⋅ 8 ⋅ 106 ≅ 40μA
⎛W ⎞ ⎛W ⎞
Supponendo unitario il rapporto di specchio M5-M6, cioè ⎜ ⎟ = ⎜ ⎟ ,
⎝ L ⎠5 ⎝ L ⎠6
⎛W ⎞ ⎛W ⎞
1
ID1,2= IB=20μA e poiché gm1,2= 2 ⋅ K P ⋅ ⎜ ⎟ ⋅ I D1, 2 ci possiamo ricavare ⎜ ⎟ ,
2 ⎝ L ⎠1, 2 ⎝ L ⎠1, 2
B
⎛W ⎞ (g m1, 2 )
2
(331.44 ⋅10 −6 )
2
quindi: ⎜ ⎟ = = ≅ 75 ,
⎝ L ⎠1, 2 2 ⋅ K P ⋅ I D1, 2 2 ⋅ 32 ⋅10 −6 ⋅ 20 ⋅10 −6
⎛W ⎞
allo stesso modo possiamo ricavarci ⎜ ⎟ quindi:
⎝ L ⎠ 3, 4
⎛W ⎞ (g m3,4 ) = (165 ⋅10−6 )
2 2
≅ 10
⎜ ⎟ = −6 −6
⎝ L ⎠ 3, 4 2 ⋅ K N ⋅ I D 3, 4 2 ⋅ 95 ⋅ 10 ⋅ 20 ⋅ 10
Occorre a questo punto fissare il secondo polo ω S , in base alle specifiche date sul
margine di fase e la banda, di conseguenza ci serve la nota formula
ω s = ωGBW tan (Mf ) = 2π ⋅10 ⋅106 ⋅ tan (70o ) ≅ 172 ⋅106 rad / s
7
Analizzando il nostro circuito, osserviamo che il secondo polo ω S si trova in uscita,
al nodo 2, a causa della grande capacità CL che abbiamo sul carico, di conseguenza:
1 ⎛ 1 ⎞
−1
ωS ≅ 1 1
⎜ ⎟
C L ⋅ r( 2 ) dove r(2) = g m11 // g m12 // RL = ⎜⎝ g m11 + g m12 + RL ⎟⎠ .
Solo per facilitare i calcoli, in seguito potremo venir meno a questa ipotesi al fine di
migliorare il comportamento del nostro circuito, poniamo gm11=gm12 , il che comporta:
⎛W ⎞ ⎛W ⎞
ID11 = ID12 e K P ⋅ ⎜ ⎟ = K N ⋅ ⎜ ⎟
⎝ L ⎠12 ⎝ L ⎠11
⎛W ⎞
⎜ ⎟ −6
⎝ L ⎠12 K N 95 ⋅ 10
e di conseguenza ⎛ W ⎞ = = ≅3 ,
K P 32 ⋅ 10 −6
⎜ ⎟
⎝ L ⎠11
−1
⎛ 1 ⎞ RL
⎜
quindi r(2)= ⎜ 2 ⋅ g m11,12 + ⎟⎟ = .
⎝ R L ⎠ 1 + 2 ⋅ R L ⋅ g m11.12
Fissiamo,inoltre, noi la corrente ID11,12=40μA, abbiamo scelto questo valore invece di
valori più alti per evitare di avere problemi di dinamica (visto che le VGS e le VDSsat
dei transistori sono proporzionali alla corrente ID) e un’eccessiva dissipazione di
potenza statica, lo abbiamo, invece, preferito a valori più bassi perché una piccola
corrente in uscita avrebbe richiesto troppo tempo per caricare la nostra capacità di
carico CL di 10pF,con conseguenze disastrose sullo Slew Rate e gli altri parametri
della risposta al gradino.
Dopo questo, allora, abbiamo trovato che il secondo polo è:
1 + 2 ⋅ R L ⋅ g m11,12
ωS ≅ = 172 ⋅ 10 6 rad / s
RL ⋅ C L
Da qui, ci ricaviamo il valore di gm11,12 :
RL ⋅ C L ⋅ ω S − 1 (1 ⋅ 10 3 ⋅ 10 ⋅ 10 −12 ⋅ 172 ⋅ 10 6 ) − 1 A
g m11,12 = = ≅ 360 μ
2 ⋅ RL 2 ⋅ 1 ⋅ 10 3 V
⎛W ⎞ ⎛W ⎞
Noto gm11,12 , ci ricaviamo ⎜ ⎟ e ⎜ ⎟ :
⎝ L ⎠11 ⎝ L ⎠12
I D11 40 ⋅ 10 −6
V(10 ) = V( 2 ) + VGS 11 = V( 2 ) + VTN + = 2 .5 + 0 .7 + = 3.5V
1 ⎛W ⎞ 1
⋅ KN ⋅⎜ ⎟ ⋅ 95 ⋅ 10 −6 ⋅ 20
2 ⎝ L ⎠11 2
Inoltre, poiché sappiamo che in uno Stadio di Uscita CMOS in classe AB:
VGS11+VSG12=VGS9+VSG10
⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞
Imponiamo ID7,8,9,10=ID11,12=40μA e ⎜ ⎟ = ⎜ ⎟ = 20 e ⎜ ⎟ = ⎜ ⎟ = 50
⎝ L ⎠9 ⎝ L ⎠11 ⎝ L ⎠10 ⎝ L ⎠12
in modo da ottenere:
VGS9=VGS11=0.905V e VSG10=VSG12=1.02V
Restano da fissare le dimensioni dei transistori M5-M6-M7-M8.
Per avere un buono Specchio M3-M4, occorre che: VDS3=VDS4 ovvero V(1)=V(7) , cioè
I D 3, 4 20 ⋅10 −6
VGS3,4=VDS3,4= VTN + 1 ⎛W ⎞
=
1 −6
≅ 0.905V
⋅ KN ⋅⎜ ⎟ ⋅ 95 ⋅10 ⋅10
2 ⎝ L ⎠ 3, 4 2
⎛W ⎞
Di conseguenza V(1)=VGS8=0. 905V,da qui ci ricaviamo ⎜ L ⎟ :
⎝ ⎠8
⎛W ⎞ I D8 40 ⋅10 −6
⎜ ⎟ = = ≅ 20
⎝ L ⎠8 1 ⋅ K N ⋅ (VGS 8 − VTN ) 2 1 ⋅ 95 ⋅10 −6 ⋅ (0.905 − 0.7) 2
2 2
⎛W ⎞ ⎛W ⎞
Prima avevamo supposto che ⎜ ⎟ = ⎜ ⎟ , anche qui per avere un buono
⎝ L ⎠5 ⎝ L ⎠6
Specchio dobbiamo supporre VSD5=VSD6 ovvero V(8)=V(9) :
I D1, 2 20 ⋅ 10 −6
V(8) = Vin+ + VSG1, 2 = Vin+ + VTP + = 2.5 + 0.8 + = 3.429V
1 ⎛W ⎞ 1
⋅ KP ⋅ ⎜ ⎟ ⋅ 32 ⋅ 10 −6 ⋅ 75
2 ⎝ L ⎠1, 2 2
9
⎛W ⎞ I D 5, 6 40 ⋅ 10 −6
⎜ ⎟ = = = 0.335
⎝ ⎠ 5, 6
L 1 1 −
⋅ K P ⋅ (VSG 5, 6 − VTP ) 2
⋅ 32 ⋅ 10 ⋅ (3.429 − 0.8)
6 2
2 2
Poiché si tratta di una dimensione troppo piccola, scegliamo noi un valore da dare
⎛W ⎞ ⎛W ⎞
alle dimensioni di questi transistori, e poniamo ⎜ ⎟ = ⎜ ⎟ = 10
⎝ L ⎠5 ⎝ L ⎠6
⎛W ⎞ ⎛ W ⎞ I D7 40 ⋅ 10 −6
A questo punto possiamo calcolarci ⎜ ⎟ = ⎜ ⎟ ⋅ = 10 ⋅ = 10
⎝ L ⎠ 7 ⎝ L ⎠5 I D5 40 ⋅ 10 −6
L’ultimo parametro che ci calcoliamo è:
1 1 1
RC ≅ = = ≅ 2.5kΩ
g m8 ⎛W ⎞ 2 ⋅ 95 ⋅10 −6 ⋅ 20 ⋅ 40 ⋅10 −6
2 ⋅ K P ⋅ I D8 ⋅ ⎜ ⎟
⎝ L ⎠8
Con le ipotesi e le scelta fatte tutti i transistor sono in saturazione.
Adesso che abbiamo dimensionato il nostro circuito, siamo pronti per fare le nostre
simulazioni al Computer, con i parametri ricavati, con la riserva, però, di apportare
delle modifiche se non otterremo i risultati che ci aspettavamo.
10
Simulazioni al Computer
Polarizzazione
Analizziamo adesso la polarizzazione
del nostro Amplificatore connettendolo
a Buffer, come in figura.
Poiché esistono delle discrepanze fra i
modelli utilizzati da noi nei calcoli
“carta e penna” e i modelli usati da
PSpice, abbiamo ottenuto dei risultati un
po’ diversi da quelli che ci
aspettavamo,e per questo siamo stati
costretti, dopo alcune simulazioni, ad
apportare le seguenti modifiche ai valori ottenuti precedentemente “carta e penna”, al
fine di migliorare il nostro progetto e raggiungere le specifiche date:
Prova
.LIB C:\Programmi\orcad\stud_lib.lib
Vdd 6 0 5V
Vin+ 5 0 2.5
Ib 9 0 40U
M1 7 2 8 8 MODP W=150U L=1U AD=345P AS=345P PD=154.6U PS=154.6U
M2 1 5 8 8 MODP W=150U L=1U AD=345P AS=345P PD=154.6U PS=154.6U
M3 7 7 0 0 MODN W=10U L=1U AD=23P AS=23P PD=14.6U PS=14.6U
M4 1 7 0 0 MODN W=10U L=1U AD=23P AS=23P PD=14.6U PS=14.6U
12
M5 9 9 6 6 MODP W=10U L=1U AD=23P AS=23P PD=14.6U PS=14.6U
M6 8 9 6 6 MODP W=10U L=1U AD=23P AS=23P PD=14.6U PS=14.6U
M7 10 9 6 6 MODP W=20U L=1U AD=46P AS=46P PD=24.6U PS=24.6U
M8 3 1 0 0 MODN W=50U L=1U AD=115P AS=115P PD=54.6U PS=54.6U
M9 10 10 11 0 MODN W=300U L=1U AD=690P AS=690P PD=304.6U PS=304.6U
M10 3 3 11 11 MODP W=100U L=1U AD=230P AS=230P PD=104.6U PS=104.6U
M11 6 10 2 0 MODN W=300U L=1U AD=690P AS=690P PD=304.6U PS=304.6U
M12 0 3 2 2 MODP W=100U L=1U AD=230P AS=230P PD=104.6U PS=104.6U
Rl 2 13 1K
Vgnd 13 0 2.5
Cl 2 0 10P
Rc 12 11 2.3K
Cc 12 1 1.8P
.OP
.END
Tensioni ai nodi
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
14
Offset Sistematico
L’offset sistematico del circuito risulta quindi essere pari a:
OFFSET SISTEMATICO = V(5)-V(2)=2.5-2.4991=0.9mV
che risulta un valore accettabile.
Vdd -2.635E-04
Vin+ 0.000E+00
Vgnd -9.139E-07
15
Studio in frequenza
Per lo studio in frequenza dell’amplificatore mediante il simulatore PSpice abbiamo
usato la seguente configurazione:
16
Diagramma delle Fasi
Dal diagramma di Bode delle fasi ricaviamo il Margine di fase (Mf) del circuito:
Mf = 70.34o
17
Rumore equivalente in ingresso
Nel grafico è riportato l’andamento in frequenza del valore efficace del rumore in
ingresso all’amplificatore, ottenuto con la stessa configurazione usata per lo studio in
frequenza:
La prima parte a bassa frequenza è dominata dal rumore Flicker (poiché il rumore
Flicker è proporzionale all’inverso della frequenza) che dipende quasi essenzialmente
dalle caratteristiche dei transistori MOS utilizzati.
Dal grafico comunque si evince che il nostro amplificatore è soggetto ad un rumore
pari a:
nV
Vnoise=129 per fnoise=10kHz ;
Hz
nV
Vnoise=42 per fnoise=100kHz ;
Hz
nV
Vnoise=17 per fnoise=1MHz ;
Hz
nV
Vnoise=13 per fnoise=10MHz .
Hz
18
CMRR
Il calcolo del CMRR necessita dell’utilizzo di un doppio circuito per la simulazione.
19
Guadagno di Modo differenziale
Il grafico in dB del guadagno di modo differenziale è:
ADM=64.908dB @ 1kHz ;
ADM=62.311dB @ 10kHz ;
ADM=45.642dB @ 100kHz ;
ADM=25.723dB @ 1MHz ;
ADM=5.695dB @ 10MHZ ;
20
Guadagno di Modo Comune
Il grafico in dB del guadagno di modo comune è:
ACM=-7.060dB @ 1kHz ;
ACM=-9.751dB @ 10kHz ;
ACM=-26.481dB @ 100kHz ;
ACM=-45.844dB @ 1MHz ;
ACM=-57.418dB @ 10MHz .
21
CMRR
I risultati per il calcolo del CMRR, come anticipato prima, derivano dalla formula:
AD
CMRRdB = 20 log10 ( ) = 20 log10 ( AD ) − 20 log10 ( AC )
AC
CMRR=71.968dB @ 1kHz ;
CMRR=72.062dB @ 10kHz ;
CMRR=72.123dB @ 100kHz ;
CMRR=71.567dB @ 1MHz ;
CMRR=50.871dB @ 10MHz .
22
PSRR+
Per simulare il PSRR+ (Rapporto di Reiezione dell’Alimentazione) useremo il
seguente circuito:
PSRR+=113.934dB @ 1kHz;
PSRR+=102.417dB @ 10kHz ;
PSRR+=82.688dB @ 100kHz ;
PSRR+=62.674dB @ 1MHz ;
PSRR+=41.368dB @ 10MHz .
23
PSRR-
Per simulare il PSRR- useremo, invece, il seguente circuito:
24
Dinamica
In uscita la nostra dinamica è limitata, in alto, da:
Per poter vedere quali di queste condizioni è più stringente, e quali sono i nostri limiti
numerici di dinamica, abbiamo simulato su PSpice il nostro circuito connesso a
Buffer (poiché la connessione a Buffer è il caso peggiore che potrebbe capitarci per la
nostra dinamica...), ponendo in ingresso un gradino positivo da VSS a VDD , ovvero
da 0V a 5V, come in figura, e vediamo entro quali valori la nostra uscita riesce a
seguire l’ingresso senza saturare...
25
Come possiamo ben osservare l’uscita satura per
MIN ( VDC –Vmin , Vmax -VDC ) = MIN ( 2.5 – 1.67 , 3.3 – 2.5 ) =
= MIN ( 0.83 , 0.8 ) = 0.8V
Quindi la massima escursione del nostro segnale in ingresso attorno al punto di
lavoro di 2.5V è di 0.8V! Un valore accettabile, soprattutto se consideriamo che il
limite principale della topologia del nostro circuito è dato dalla dinamica, in
particolare dalla dinamica in uscita!
26
Analisi del transitorio
Per lo studio del Transitorio abbiamo utilizzato la configurazione a Buffer vista in
precedenza aggiungendo in ingresso un gradino e abbiamo poi valutato la risposta del
nostro Amplificatore Operazionale in termini di Slew Rate e di Settling Time.
27
Slew Rate
Per calcolare lo Slew Rate poniamo in ingresso un gradino, prima positivo e poi
negativo, pari alla massima escursione picco-picco del segnale, ovvero 1.6V.
Dalla simulazione otteniamo:
Gradino positivo:
ΔV 1.6V V
SR+ = ≅ = 11.73
Δ t (1140 − 1000) n s μs
Gradino negativo:
ΔV 1.6V V
SR− = ≅ = 13.38
Δ t (619.52 − 500) n s μs
28
THD
Proseguiamo la nostra analisi nel Transitorio applicando in ingresso una sinusoide. Il
circuito per la simulazione in questo caso è il seguente:
29
Sinusoide di ampiezza 0,1V ad 100Hz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(1.088807E-07) = -139.26dB
Sinusoide in uscita
DC COMPONENT = 2.499088E+00
30
Sinusoide di ampiezza 0,4V ad 100Hz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(1.113282E-07) = -139.067dB
Sinusoide in uscita
DC COMPONENT = 2.499108E+00
31
Sinusoide di ampiezza 0,8V ad 100Hz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(1.112272E-07) = -139.075dB
Sinusoide in uscita
DC COMPONENT = 2.499055+00
32
Sinusoide di ampiezza 0,1V ad 1kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(2.897982E-07) = -130.758dB
Sinusoide in uscita
DC COMPONENT = 2.499088E+00
THDOUT=20log(1.595682E-05) = -95.941dB
33
Sinusoide di ampiezza 0,4V ad 1kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(2.892924E-07) = -130.773dB
Sinusoide in uscita
DC COMPONENT = 2.499108E+00
THDOUT=20log(5.277806E-05) = -85.550dB
34
Sinusoide di ampiezza 0,8V ad 1kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
Sinusoide in uscita
DC COMPONENT = 2.499055E+00
THDOUT=20log(1.219960E-03) = -58.273dB
35
Sinusoide di ampiezza 0,1V ad 100kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(1.659236E-06) = -115.601dB
Sinusoide in uscita
DC COMPONENT = 2.499088E+00
THDOUT=20log(2.520919E-04) = -71.968dB
36
Sinusoide di ampiezza 0,4V ad 100kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
Sinusoide in uscita
DC COMPONENT = 2.499106E+00
THDOUT=20log(7.996676E-04) = -61.941dB
37
Sinusoide di ampiezza 0,8V ad 100kHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
Sinusoide in uscita
DC COMPONENT = 2.499046E+00
THDOUT=20log(1.759379E-03) = -55.092dB
38
Sinusoide di ampiezza 0,1V ad 10MHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(4.048612E-06) = -107.853 dB
Sinusoide in uscita
DC COMPONENT = 2.497889E+00
THDOUT=20log(3.462596E-02) = -29.221 dB
39
Sinusoide di ampiezza 0,4V ad 10MHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(3.991494E-06) = -107.977dB
Sinusoide in uscita
DC COMPONENT = 2.442562E+00
THDOUT=20log(1.526685E-01) = -16.325dB
40
Sinusoide di ampiezza 0,8V ad 10MHz
Sinusoide in ingresso
DC COMPONENT = 2.500000E+00
THDIN=20log(3.801883E-06) = -108.4dB
Sinusoide in uscita
DC COMPONENT = 2.377746E+00
THDOUT=20log(1.734720E-01) = -15.215dB
41
Caratteristiche del nostro
Amplificatore Operazionale
Alimentazione 5V
Carico RL=1kΩ e CL=10pF
Guadagno di anello in continua 64.944dB
Prodotto Banda-Guadagno 18.7MHz
Margine di Fase 70.34°
Massima Ampiezza del Segnale in ingresso 0.8V
Offset Sistematico 0.9mV
Dissipazione di Potenza Statica 1.32mW
Guadagno Differenziale in continua 64.944dB
Guadagno di Modo Comune in continua -7.042dB
CMRR in continua 71.986dB
PSRR+ in continua 114.55dB
PSRR- in continua 75.752dB
Rumore equivalente in ingresso a 10MHz 13
nV
Hz
SR+ 11.73
V
μs
SR- 13.38
V
μs
Tempo di Assestamento(1%)+ 156ns
Tempo di Assestamento(1%)- 120ns
42