IMPLEMENTACIN DE UN ALGORITMO AUTOMTICO DE CLASIFICACIN USANDO UN FPGA: APLICACIN

AL CONTROL DE CALIDAD DEL GRANO DE CAF

Parte de la problemtica de la comercializacin del caf en el Sur de Mxico, es el poco precio que el mismo ha alcanzado en los ltimos aos, esto dado por la mezcla de cerezas de caf a distintas etapas de maduracin, esta mezcla tiene una repercusin directa en la calidad, aroma y, obviamente, el sabor del producto. Como parte de la solucin a esta problemtica se presenta la implementacin de un algoritmo de segmentacin de imgenes para la clasificacin de granos de caf segn su grado de madurez. Se implement la clasificacin de pxeles basada en una red neuronal multicapa con discriminacin al color de ste. El grado de madurez del grano es determinado por el nmero mximo de pxeles pertenecientes a cada categora. Las categoras son 4: cereza, cerezo, verde por madurar, verde. La capa de salida de la red cuenta con 5 neuronas, una por cada categora del caf y otra para el fondo. El algoritmo se implementa en un FPGA para el tratamiento de las imgenes a cadencia de video. El hecho de que se haga uso de un FPGA permitir que el tratamiento de la imagen sea tan rpida como la cadencia de video, convirtindose as en una poderosa herramienta para ser usada en la industria. Los sistemas de cmputo desarrollados hoy en da hacen uso de microprocesadores cada vez con mayor capacidad de carga de trabajo, a pesar de ello, el procesamiento de imgenes contina siendo una de las tareas que demandan mucho de los recursos de dichos procesadores. Aunque los computadores son veloces, stas se administran por software cada vez ms sofisticado que requieren, precisamente, de procesadores ms veloces para un desempeo bueno. Es por ello que en la ltima dcada se ha venido haciendo uso de dispositivos procesadores dedicados para el manejo de imgenes, estos dispositivos hacen un procesamiento de informacin en paralelo, permitiendo hacer un gran nmero de operaciones con relojes menos veloces, pero que al final, requieren de menos tiempo para su procesamiento. Obedeciendo a dicha tendencia se desarrolla el presente trabajo, implementando un algoritmo automtico de clasificacin sobre un FPGA (Field Programmable Gate Array) que permitir hacer el procesamiento de imgenes a cadencia de video. Todo lo anterior orientado al control de calidad del grano de Caf.

INTRODUCCIN

La esencia del desarrollo tecnolgico es lograr que el ser humano se valga de herramientas que faciliten su vida, algunas de hecho, que hagan el trabajo por l. Las mquinas intentan simular las habilidades humanas, piernas, brazos, odos y cuerdas bucales han sido blanco de la simulacin tecnolgica, la visin humana no ha sido la excepcin.

La visin humana se hizo blanco y surgi la fotografa, posteriormente el video, ms tarde surge el tratamiento digital de imgenes. En la actualidad se desarrollan aplicaciones mucho ms complejas, ya no basta la captura del instante o lapso de tiempo sino que, ahora, se desea interpretar lo que se captura, es decir, identificar formas, colores, contornos, distancias, etc. El tratamiento digital de imgenes se ha usado para reconocimiento de rostros (Stewart, Movellan y Sejnowski 2002), clasificacin de granos (Sandoval y Prieto 2009), entre otros temas, demostrando ser herramientas viables para su implementacin.

El procesamiento digital de imgenes requiere de numerosas operaciones a nivel procesador, por ello su implementacin en computadoras tradicionales es costoso, pues se hace uso de microprocesadores muy rpidos, en ocasiones, de arquitecturas que constan de varios de ellos. Esta particularidad ha llevado a que se ponga la vista en el desarrollo de implementaciones haciendo uso de dispositivos dedicados al procesamiento de los datos de forma paralela, con ello se tienen muchas operaciones en menos tiempo y se recurre al uso de herramientas ms econmicas, ejemplo de estas herramientas es el Field Programmable Gate Array (FPGA).

La implementacin de algoritmos en el FPGA es una tarea ardua, ya que se ha de traducir la lgica de programacin en un diseo de electrnica digital programable en el dispositivo. Sin embargo ya se han realizado estas implementaciones con xito en deteccin de objetos en movimiento (Bravo 2007), algoritmos de encriptacin (Mali, Novak y Biasizzo 2005), flujo ptico (Wei, Lee y Nelson 2007), algoritmos haciendo uso de la Transformada Rpida de Fourier (Castillo, y otros 2006) entre otros temas, ello demuestra que gracias a la flexibilidad del FPGA es factible la implementacin de algoritmos sobre la misma, teniendo como lmite las capacidades de la tarjeta.

Por lo anterior se presenta la implementacin de un algoritmo automtico de clasificacin programado sobre un FPGA, teniendo como caso de aplicacin la calidad de la cereza de caf. El algoritmo a implementarse ser el que muestre la flexibilidad de implementacin y una alta relacin de clasificacin-rapidez; de inicio se proponen algoritmos Bayessiano (Maya 2001), basado en redes neuronales (Ochoa, y otros 2007) y lgica difusa (Santiago, y otros 2007), habiendo mostrado cada uno de ellos, en los trabajos citados, su viabilidad. Esta implementacin tendr bondades como el tratamiento segn cadencia de video de las imgenes a clasificar as como una excelente relacin costo-beneficio.

PLANTEAMIENTO DEL PROBLEMA

El alto costo y el tiempo de ejecucin de los algoritmos de visin artificial son los principales problemas a tratar, sin embargo, una plataforma hardware de propsito especfico (diseada expresamente para una aplicacin) puede dar excelentes resultados (Bravo 2007). Sin embargo, el uso de estos dispositivos de propsito especfico, como lo es el FPGA, conlleva ciertos problemas. Quiz el ms importante de ellos, es el error producido por el empleo de datos habitualmente codificados en coma fija. En la actualidad son pocas las aplicaciones implementadas con datos en coma flotante.

Otro problema son las herramientas de diseo y programacin. La programacin de FPGA no permite trabajar con lenguajes de alto nivel, ello obliga a abordar el diseo mediante lenguajes de medio y bajo nivel como lo son VERILOG y VHDL.

Bajo estas consideraciones se implementar un algoritmo de clasificacin automtico, ser un algoritmo que permita su traslado de naturaleza secuencial a una concurrente. El algoritmo se aplicar a la clasificacin de cereza de caf, se espera que la rapidez proporcionada por el FPGA permita su tratamiento clasificatorio de imgenes a cadencia de video.

OBJETIVO

Implementar un algoritmo automtico de clasificacin, traducible de su naturaleza secuencial a una concurrente e implementarlo en un FPGA, demostrando que algunos de los beneficios de esta implementacin son el bajo costo y un incremento en la velocidad del tratamiento de los datos, haciendo uso de imgenes a cadencia de video para la clasificacin de la calidad de cereza de caf.

JUSTIFICACION

En la ltima dcada, la implementacin de algoritmos sobre hardware dedicado ha tenido un auge importante, ello debido a que estas aplicaciones presentan cualidades como la concurrencia que lleva a un aumento en la rapidez de procesamiento. La implementacin de algoritmos sobre FPGA no ha sido explotada del todo (Bravo 2007). Diversos pases han realizado ya implementaciones de algoritmos sobre FPGA, ejemplo son los trabajos descritos en (Wei, Lee y Nelson 2007) (Bravo 2007) (Castillo, y otros 2006) (Mali, Novak y Biasizzo 2005) , siendo Mxico uno de los pases nefitos en el tema. Algoritmos basados en redes neuronales, siguen mostrando prestaciones importantes sobre otros. En aplicaciones de seleccin a criterio son eficientes a ms del 95%. El Estado de Chiapas es productor importante de caf en grano, la clasificacin de su cereza se lleva a cabo de manera artesanal, a mano. Sin embargo, este mtodo lleva a que se tengan errores de clasificacin muy frecuentemente (Marn, y otros 2003). La mezcla de cerezas maduras con otras verdes y/o demasiado madurez repercute directamente en la calidad del producto final (Rivera 2006), teniendo a su vez esto, como consecuencia la baja en el precio del mismo (Harper 2006).

Los aspectos descritos se consideran justificantes para hacer la implementacin de un algoritmo automtico de seleccin, que elimine el error humano que se comete hoy da y con ello se contribuya a la mejora en la comercializacin del grano de caf; sobre un FPGA que permita una velocidad de procesamiento de imgenes a cadencia de video, al mismo tiempo, sea una investigacin de aporte de conocimientos sobre la tcnica en el pas.