CONVERSOR ADC - 0804.

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 86 ADC0801, ADC0802, ADC0803, ADC0804 8-Bit Conversores A/D Compatible con Micro Procesadores. Este conversor Analgico Digital ADC0804 (U12) el cual es compatible con el bus de direcciones de los microprocesadores y es capaz de generar interrupciones, se le han asignado las direcciones desde 40H a 4FH, donde cada una de estas direcciones son equivalentes, ya que U12 slo posee un registro. Los pines VI+, VI- y AGND estn a la disposicin del usuario en el conector JPADCDAC por las mismas razones que se establecieron para U11. Este dispositivo puede operar en dos modalidades, bajo el control del Z80 CPU con interrupciones o sin el control del Z80 CPU (Free Running) sin generar interrupcin. Para la configuracin de cualquiera de los dos modos se deben utilizar los jumpers 1 y 2.

Especificaciones Claves Resolucin 8 bits Error Total 1/4 LSB, 1/2 LSB y 1 LSB Tiempo de Conversin 100 s Tiempo de acceso 135 ns Alimentacin 5 VDC Opera radiomtricamente o con 5 VDC, 2,5 VDC, o el trecho analgico ajustado por el voltaje de referencia. Descripcin Funcional. La serie ADC0801 contiene un circuito equivalente de una red 256R. Se conmutan switches analgicos por lgica de aproximaciones sucesivas para que coincida la diferencia de voltaje de la entrada (VIN(+) - VIN(-)) al correspondiente punto R de la red. El bit ms significativo se verifica primero y despus de 8 comparaciones (64 ciclos de reloj un cdigo binario digital de 8 bits el (1111 1111 = escala completa) se transfiere a la salida del latch y se genera una seal que puede ser usada para interrumpir (INTR pasa de 1 a 0). El dispositivo puede trabajar en la modalidad de freerunning uniendo los pines de entrada INTR y WR con CS = 0. Para asegurar el arranque bajo todas las condiciones posibles, se requiere un pulso externo WR durante el primer ciclo en el encendido. Una conversin en proceso puede ser interrumpida emitiendo un segundo comando de comienzo. En la transicin de 1 a 0 de la lnea de entrada WR el latch interno SAR engancha y el estado del shift register se resetea. Tan pronto como el CS y WR permanecen en 0, el A/D permanecer en estado de reset. La conversin comenzar de 1 a 8 periodos del reloj despus de que al menos una de estas entradas haya(n) pasado de 0 a 1.

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000.

Manual de Usuario. 87

Figura 46. Diagrama funcional del ADC0804. El convertidor arranca manteniendo simultneamente en 0 las seales CS y WR. Esto activa el F/F de arranque y el 1 resultante resetea al shift register de 8 bits, al F/F de la interrupcin (INTR) y lleva las entradas a 1 del F/F1, el cual est a la entrada del shift register. Entonces la seal de reloj interna transfiere este "1 a la salida Q de F/F1. La compuerta AND, G1, combina este "1" de salida con la seal de reloj para proveer una seal de reset para el F/F de arranque. Si la seal no est presente (o WR o CS como un "1") el F/F de arranque se resetea y 1 entra al shift register de 8 bits, el cual comienza el proceso de conversin. Si esta seal todava permanece presente, este pulso de reset no tiene ningn efecto (ambas salidas del F/F de arranque deberan estar momentneamente a "1") y el shift register de 8 bits se mantendr en el modo de reset. Esta lgica por lo tanto permite seales de CS y WR amplias y el conversor arrancar despus de que por lo menos una de estas seales vuelva a 1 y el reloj interno proporcione nuevamente una seal de reset para el F/F de arranque.

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 88 Despus que el 1, entra a travs del shift register de 8 bits (lo que completa la bsqueda del SAR) ste aparece como la entrada D del F/F2. Tan pronto como este "1" sale del shift register, la compuerta AND, G2 ocasiona que la nueva palabra digital se transfiera a la salida de los latches TRISTATE. Cuando F/F2 recibe los siguientes pulsos de reloj, la salida Q hace una transicin de 1 a 0 lo que ocasiona el F/F de INTR se active. Un buffer inversor suministra entonces la seal de salida INTR. Cuando los datos se leen, la combinacin de (CS y RD en 0 causa que el F/F de INTR se resetee y la salida de los latches TRI-STATE estarn listos para proveer los 8 bits de salida. Control de las Entradas Digitales. Las seales de control digital (CS, RD, y WR) poseen niveles de voltaje de lgica TTL estndar. Adems estas entradas se activan con 0 para permitir una interfaz fcil con el bus de control de los microprocesadores. Cuando la aplicacin no utiliza microprocesador la entrada CS (pin 1) debe conectarse a tierra y la seal de arranque para la conversin del A/D se obtiene por un pulso 0 aplicado a la entrada WR (pin 3) y la salida se habilita con un 0 en la entrada RD (pin 2). Entradas de Voltaje Analgicos Diferencial y Rechazo en Modo Comn. Este A/D tiene flexibilidad adicional para aplicaciones debido a la entrada de voltaje diferencial analgico. La entrada VIN(-) (pin 7) puede usarse para restar automticamente un valor fijo de voltaje de entrada del valor ledo (correccin de tara). Este es tambin til en conversin de lazos de corriente de 4 mA a 20 mA. Adems, el ruido en modo comn puede ser reducido con el uso de la entrada diferencial. El intervalo de tiempo entre el muestreo de VIN (+) y VIN(-) es de 4 perodos de reloj. El error de voltaje mximo debido a esta pequea diferencia de tiempo entre los muestreos de voltaje de entrada est dado por:

Ve ( MAX ) =
donde:

2 f cmVp ( 4 ,5 ) f CLK

Ve es el error de voltaje debido al retardo en el muestreo. Vp es el valor pico del voltaje en modo comn. fcm es la frecuencia en modo comn. Como un ejemplo, para mantener este error a LSB (~5 mV) cuando opera con una frecuencia de 60 Hz en modo comn, fcm, y usando un reloj para el A/D de 640 KHz, fclk permitira un valor de voltaje pico en modo comn., Vp, que viene dado por:

Vp =

[Ve ( MAX ) f CLK ] 2f cm ( 4,5)

Vp =

(5x10 3 )(640 x103 ) 1,9V (6,28)(60)( 4,5)

La gama permitida de los voltajes analgicos de entrada comnmente pone restricciones ms severas sobre los niveles de ruido a la entrada en modo comn.

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 89 Un voltaje de entrada analgico con una reducida compensacin y un offset de cero relativamente grande puede ser fcilmente manejado usando la entrada diferencial (ver Flexibilidad del Voltaje de Referencia). Entradas Analgicas. Corriente de Entrada. Debido a la accin de conmutacin interna, las corrientes de desalojamiento fluirn a los entradas analgicas. Esto se debe a las capacidades parsitas que hay entre el chip y tierra. El voltaje sobre estos condensadores se conmuta y resultar en corrientes que entran por la entrada VIN(+) y salen por la entrada VIN(-) las cuales dependern de los niveles de entrada analgica diferencial. Estos transitorios de corriente ocurren con el flanco de subida del reloj interno. Ellos se degradan rpidamente y no ocasiona los errores cuando el comparador interno del chip se activa al final del perodo de reloj. Condensadores de entrada de Desviacin. Los condensadores de desviacin a las entradas promediarn estas cargas y ocasionan una corriente DC fluyendo a travs de las resistencias de salida de la fuente de la seal analgica. Este bombeo de carga empeora para conversiones continuas con la entrada de voltaje VIN(+) a escala mxima. Para conversiones continuas con una frecuencia de reloj a 640 KHz con la entrada VIN(+) a 5V, esta corriente DC est a un mximo de aproximadamente 5 A. Por lo tanto, los condensadores de desviacin no deberan usarse a los entradas analgicas o el pin VREF/2 para fuentes de alta resistencia (> 1 K). Si los condensadores de desviacin de entrada se necesitan para filtrar el ruido, la resistencia alta de fuente es deseable para minimizar el tamao de condensador, los efectos perniciosos del voltaje caen a travs de esta resistencia de entrada, que se debe al valor promedio de la corriente de entrada, pueden eliminarse con un ajuste a escala mxima mientras que la resistencia de la fuente y el condensador de desviacin de entrada estn ambos en su lugar. Esto es posible porque el valor promedio de la corriente de entrada es una funcin lineal precisa del voltaje diferencial de entrada. Resistencia de la Fuente de entrada. Valores grandes de resistencia de fuente donde no se usa un condensador de desviacin de entrada, no ocasionar los errores como las corrientes que salen antes de la comparacin de tiempo. Si se necesita un filtro pasa bajo en el sistema, use valores bajos de resistencias en serie (=< 1 K) para un RC pasivo, o agregue un filtro pasa bajo activo RC con Amplificador operacional. Para aplicaciones con fuentes de baja resistencia, (=<1 K), un condensador de desviacin de 0,1 f a las entradas, impedir los picos debido a la inductancia en serie por la longitud del cable. Una resistencia de 100 en serie puede usarse para aislar este condensador, la R y el C se ponen fuera del lazo de realimentacin de la salida de un op amp, si se est usando. Ruido. Las vas a las entradas analgicas (pines 6 y 7) debe ser tan corto como sea posible para minimizar el ruido de entrada por acoplamiento. El ruido y el acoplamiento del reloj digital indeseable pueden ocasionar errores del sistema. La resistencia de fuente para estos entradas debera, en general, estar por debajo de 5 K. Los valores ms grandes de la resistencia de fuente puede ocasionar ruido en el sistema. Los condensadores de desviacin a la entrada, ubicados desde las entradas analgicas a tierra

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 90 eliminar el ruido en el sistema pero puede crear errores analgicos de escala ya que estos condensadores promediarn el rgimen transitorio de las corrientes de entrada al A/D (ver seccin Resistencia de la Fuente de entrada). Este error de escala depende de una resistencia grande de fuente y el uso de un condensador de desviacin a la entrada. Este error puede ser eliminado haciendo uso del ajuste a mxima escala del A/D ajustando VREF/2 a la escala completa apropiada (ver seccin sobre el Ajuste Mximo) con la resistencia de fuente y el condensador de desviacin de entrada. Voltaje de Referencia. Rango de Ajuste. Estos A/Ds han sido diseados para operar a 5 Vdc, 2,5 Vdc o a una referencia ajustada de voltaje. Esto se ha logrado en el diseo del CI como se muestra en la figura 46. Note que el voltaje de referencia para el CI es o 1/2 del voltaje que se aplica al pin VCC, o es igual al voltaje que se introduce externamente al pin VREF/2. Esto permite una referencia radiomtrica de voltaje usando VCC, 5 Vdc puede usarse como voltaje de referencia para un VCC o un voltaje menor de 2,5 Vdc puede aplicarse al pin de entrada VREF/2 para aumentar la flexibilidad de las aplicaciones. La ganancia interna al pin de entrada VREF/2 es 2 para permitir este factor de reduccin de 2 en el VREF/2 voltaje. Un ejemplo del uso del ajuste del voltaje de referencia es para acomodar un reducido trecho o rango de voltaje dinmico de la entrada de voltaje analgico. Si el voltaje analgico de entrada estuviese en el rango de 0,5 Vdc a 3,5 Vdc, en vez de 0V a 5 Vdc, el trecho sera de 3V. Con 0,5 Vdc aplicado al pin VIN (-) para absorber el offset, el voltaje de referencia puede hacerse igual a 1/2 de los 3V o 1,5 Vdc. El A/D ahora codificar la seal VIN (+) desde 0,5V a 3,5V con 0,5V de entrada correspondiente a cero y 3,5 Vdc de entrada que corresponde a la escala mxima. Los 8 bits de resolucin se aplican por lo tanto sobre este rango reducido de entrada analgica.

Requerimientos de Exactitud en la Referencia. El conversor puede operar en un modo radiomtrico o un modo absoluto. En los conversores en aplicaciones radiomtricas la magnitud del voltaje de referencia es un factor en la salida del transductor y la salida del A/D y por lo tanto se anula en el cdigo digital final. En aplicaciones absolutas de conversin, el valor inicial y la estabilidad de temperatura del voltaje de referencia son importantes para la exactitud en la operacin del conversor A/D. Para voltajes de VREF/2 de 2,5 Vdc de valor nominal, los errores iniciales de 10 mVdc causar errores de conversin de LSB debido a la ganancia de entrada de 2 del VREF/2. En aplicaciones de rango reducidos, el valor inicial y la estabilidad del voltaje de entrada VREF/2 se hace aun ms importante. Por ejemplo, si el rango se reduce a 2,5V, el valor de voltaje de la entrada analgica LSB es correspondientemente reducida de 20 mV (en rango de 5V) a 10 mV y 1 LSB de la entrada VREF/2 se convierte en 5 mV. Como puede verse, esto reduce la tolerancia inicial permitida del voltaje de referencia y requiere correspondientemente menor cambio absoluto con variaciones de temperatura. Observe que rangos menores que 2,5V requiere una estabilidad y exactitud inicial ms ajustados sobre la fuente de referencia.

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 91 En general, la magnitud del voltaje de referencia requerir un ajuste inicial. Los errores debido a un valor inadecuado del voltaje de referencia aparece como errores a mxima escala en la funcin de transferencia del A/D. Los reguladores de voltaje en circuitos integrados pueden usarse para referencias si los cambios en la temperatura ambiental no son grandes. El CI LM336B 2,5V diodo de referencia (de National Semiconductor) esta disponible y opera con 5V de voltaje de entrada y tiene una estabilidad de temperatura de 1,8 mV tpicos (6 mV max) sobre 0 oC TA +70 oC. Partes para otros rangos de temperatura tambin estn disponibles.
VCC (VREF)

20

VREF/ 2

Circuitos Digitales

Decodifica

Circuitos Analgicos

AGND

10

DGND

Figura 47. Diseo del VREFERENCE en el circuito integrado. Errores. Error de Cero. El cero del A/D no requiere ajuste. Si el valor de voltaje analgico mnimo de entrada, VIN(MIN), no esta aterrado, se puede hacer un offset de cero. La salida del conversor puede obligarse al cdigo digital 0000 0000 para este voltaje mnimo de entrada llevando la entrada VIN (-) a este valor VIN(MIN). Esto utiliza el modo de operacin diferencial del A/D. Escala Mxima. El ajuste a mxima escala puede ser hecho aplicando un voltaje diferencial de entrada que es 1- LSB debajo del rango del voltaje analgico a mxima escala deseada y entonces ajustando la magnitud de la entrada VREF/2 (pin 9) para un cdigo digital de salida que simplemente cambia de 1111 1110 a 1111 1111. Cuando se ajusta el cero y usando un rango ajustado del voltaje VREF/2, el ajuste a mxima escala se hace introduciendo VMIN a la entrada VIN (-) del A/D y aplicando un voltaje a la entrada VIN (+) que viene dada por:

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000.

Manual de Usuario. 92

VIN ( + ) fsadj = VMAX 1,5[

Donde:

(VMAX VMIN ) ] 256

VMAX = El valor ms alto de la entrada analgica VMIN = El menor valor (el offset cero). Ambos estando referenciados a tierra. Opcin de Reloj. El reloj para el A/D puede derivarse del reloj del CPU o puede agregarse un RC externo para proporcionar su propio reloj. El CLK IN (pin 4) hace uso de un Schmitt trigger. Una alta capacidad o carga DC alta se debe evitar en el pin de la R del Reloj ya que esto perturbar la operacin normal de convertidor. Las cargas menores a 50 pf, tal como para manejar hasta 7 entradas de reloj de A/Ds que provengan de un solo pin R de uno de los conversores pueden ser utilizadas. Para cargas mayores en la lnea de reloj, un C.I. CMOS o TTL de bajo consumo o una entrada lgica PNP debera usarse para minimizar la carga sobre el pin de reloj R (no use un buffer TTL estndar). Reinicio Durante una Conversin. Si el A/D se reinicia (CS y WR van a 0 y vuelven a 1) durante una conversin, el convertidor se resetea y una nueva conversin comienza. El latch de datos de salida no se actualiza si el proceso de conversin no termina, por lo tanto los datos de la conversin previa permanece en este latch. Conversiones Continuas. Para operar en modo free running se debe usar un pulso de reset, despus del encendido, para asegurar la operacin del circuito. En esta aplicacin, la entrada CS debe ser 0 y la entrada WR debe estar unida a la salida INTR. Esta unin de WR e INTR debera momentneamente colocarse a 0 despus del encendido para garantizar su operacin. Manejo del bus de Datos. Este A/D MOS, al igual que los microprocesadores y memorias MOS, requerir que un driver para el bus cuando la capacidad total del bus de datos se hace grande. La otra circuitera, que se agrega al bus de datos, sumar a la capacidad total, an en TRI-STATE (modo de alta impedancia). Los buses a travs de Backplane tambin incrementa mucho la capacidad del bus de datos. Hay algunas alternativas disponibles para el diseador a fin de manejar este problema. Bsicamente, la caga capacitiva del bus de datos demora el tiempo de respuesta, aunque las especificaciones DC se respeten. Para sistemas que operan con una frecuencia de CPU relativamente baja, se tiene ms tiempo disponible para establecer los niveles apropiados de lgica en el bus y por lo tanto ms alta la carga capacitiva que hay que manejar. A frecuencias de reloj del CPU ms alta el tiempo puede extenderse para lecturas de I/O lee (y/o escritura) por meter estados de espera (8080) o usando circuitos de reloj extendido (6800).

Conversor ADC - 0804 Federico A. Ochoa Q. 1.999 2.000. Manual de Usuario. 93 Finalmente, si el tiempo es corto y la carga capacitiva es alta, se deben utilizar drivers externos. Estos pueden ser buffers TRI-STATE (se recomienda Schottky de bajo consumo tal como el DM74LS240) o drivers especiales de alta corriente. Los drivers de bus bipolares con PNP de entradas se recomiendan. Fuente de alimentacin. El ruido sobre el VCC puede ocasionar errores de conversin cuando el comparador responda a este ruido. Un filtro capacitivo de tantalum de baja inductancia debera usarse cerca del pin VCC del conversor con valores de 1 f o mayores. Una aplicacin tpica se muestra en la figura 48.

Entradas Diferenciales

U? 18 17 16 15 14 13 12 11 1 2 3 5 8 DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 CS RD WR INTR AGND ADC0804 VI+ 6

Bus del Microprocesador

VICLKR

7 19 10K

CLK VREF

4 9 VREF/ 2

150 pf

DGND

10

Figura 48. Aplicacin Tpica del ADC0804.