Elettronica I Inverter con transistore MOS

Valentino Liberali Dipartimento di Tecnologie dellInformazione Universit` di Milano, 26013 Crema a e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/liberali

Elettronica I Inverter con transistore MOS p. 1

Inverter con transistore MOS (1/7)

+VDD RD vOUT + vIN M1

M1 : Vth = 1 V, k = 100 A/V2 , W = 20 m, L = 1 m; VDD = 5 V; RD = 5 k. Trovare il punto di lavoro per vIN = 0 V, 1.5 V e 5 V.
Elettronica I Inverter con transistore MOS p. 2

Inverter con transistore MOS (2/7)

vIN = 0 V M1 spento: VGS = 0 < Vth = 1 V. Quindi ID = 0 e nel circuito non passa corrente; la tensione al drain di M1 VD = VDD = 5 V. La tensione di uscita vOUT = VD = 5 V. VGD = 5 V < Vth = 1 V; questo conferma che il MOS spento.

Elettronica I Inverter con transistore MOS p. 3

Inverter con transistore MOS (3/7)

vIN = 1.5 V M1 sicuramente acceso: VGS = 1.5 V > Vth = 1 V. Quindi M1 pu essere in triodo oppure in regione attiva. Ipotesi: M1 in regione attiva. ID = K (VGS Vth )2 con 1 W K = k = 1 mA/V2 2 L Risulta ID = 0.25 mA e VD = VDD RD ID = 3.75 V. La tensione di uscita vOUT = VD = 3.75 V. Verica dellipotesi: VGD = 2.25 V < Vth = 1 V; questo conferma che il MOS in regione attiva.
Elettronica I Inverter con transistore MOS p. 4

indipendente da VDS

Inverter con transistore MOS (4/7)

vIN = 5 V M1 sicuramente acceso: VGS = 5 V > Vth = 1 V. Quindi M1 pu essere in triodo oppure in regione attiva. Ipotesi: M1 in regione attiva. ID = K (VGS Vth )2 con 1 W K = k = 1 mA/V2 2 L Risulta ID = 16 mA e VD = VDD RD ID = 75 V. La tensione di uscita dovrebbe avere il valore vOUT = VD = 75 V, che ovviamente impossibile. indipendente da VDS

Elettronica I Inverter con transistore MOS p. 5

Inverter con transistore MOS (5/7)

vIN = 5 V. Cambiamo lipotesi: M1 in regione di triodo.
2 ID = K 2(VGS Vth ) VDS VDS

In questo caso, la corrente dipende anche dalla tensione di drain VDS = VD (VS = 0). Laltra equazione data dalla legge di Ohm per RD : ID = VDD VD RD

Poich M1 e RD hanno la stessa corrente ID , si ricava lequazione nella sola incognita VD :

2 K 2(VGS Vth ) VD VD =

VDD VD RD
Elettronica I Inverter con transistore MOS p. 6

Inverter con transistore MOS (6/7)

2 VD VD 2(VGS Vth ) +

VDD 1 + =0 KRD KRD

unequazione di secondo grado nellincognita VD : ha due soluzioni, di cui sicuramente una da scartare. Risolvendo, si ottiene VD = 8.08 V e VD = 0.12 V. Prima soluzione: VD = 8.08 V Avremmo VGD = 3.08 V < Vth = 1 V; questo contraddice lipotesi che M1 sia in triodo soluzione da scartare Seconda soluzione: VD = 0.12 V Avremmo VGD = 4.88 V > Vth = 1 V; questo conferma lipotesi che M1 sia in triodo soluzione valida
Elettronica I Inverter con transistore MOS p. 7

Inverter con transistore MOS (7/7)

Se i valori di tensione 0 e 5 V corrispondono rispettivamente ai bit 0 e 1, possiamo riepilogare il funzionamento del circuito con la tabella (X = bit di ingresso; Y = bit di uscita) X 0 1 vIN 0V 5V M1 spento (off) in triodo vOUT 5V 0.12 V Y 1 0

Leggendo la prima e lultima colonna, si ricava che il circuito realizza la funzione di una porta logica NOT (inverter):
X Y

Elettronica I Inverter con transistore MOS p. 8

Caratteristica statica ingresso-uscita

La caratteristica statica ingresso-uscita il graco che riporta in ascissa la variabile elettrica di ingresso e in ordinata la variabile elettrica di uscita, calcolata facendo unanalisi in continua senza tenere conto delle eventuali costanti di tempo.
6.0V

4.0V

2.0V

0V 0V V(V1:+) 1.0V V(R1:1) 2.0V V_V1

Elettronica I Inverter con transistore MOS p. 9

3.0V

4.0V

5.0V

Livelli logici dellinverter (1/4)

I punti in cui la caratteristica statica ingresso-uscita ha pendenza 1 determinano i livelli logici di ingresso e di uscita.
vout
pe

VDD VOH

za en nd -1 = pe za en nd -1 =

VOL VIL

VDD/2 VIH

VDD

vin

Elettronica I Inverter con transistore MOS p. 10

Livelli logici dellinverter (2/4)

vout
za en nd -1 pe =

VDD VOH

za en nd -1 pe =

VOL VIL

VDD/2 VIH

VDD

vin

Se il segnale di ingresso minore di VIL , viene interpretato come uno 0 logico; se maggiore di VIH , viene interpretato come un 1 logico.
Elettronica I Inverter con transistore MOS p. 11

Livelli logici dellinverter (3/4)

vout
pe

VDD VOH

za en nd -1 = pe za en nd -1 =

VOL VIL

VDD/2 VIH

VDD

vin

Se il segnale di ingresso compreso tra VIL e VIH , il valore logico dellingresso non ben determinato (potrebbe essere interpretato come 0 o come 1, in modo dipendente dai parametri dei componenti, dalla temperatura, dalle uttuazioni della tensione di alimentazione, . . . ).

Elettronica I Inverter con transistore MOS p. 12

Livelli logici dellinverter (4/4)

vout
pe

VDD VOH

za en nd -1 = pe za en nd -1 =

VOL VIL

VDD/2 VIH

VDD

vin

Le tensioni VOL e VOH sono i valori estremi che luscita pu assumere quando lingresso ha un valore logico ben determinato (0 o 1). Per poter collegare le porte logiche in cascata, deve essere VOL < VIL e VOH > VIH afnch le uscite di una porta logica vengano sicuramente interpretate nel modo corretto dalla porta successiva.

Elettronica I Inverter con transistore MOS p. 13

Margini di rumore
vout
pe

VDD VOH

za en nd -1 = pe za en nd -1 =

VOL VIL

VDD/2 VIH

VDD

vin

I margini di rumore (NM: Noise Margin) sono: N MH = VOH VIH N ML = VIL VOL In pratica, qualunque disturbo di ampiezza inferiore al margine di rumore non pu far cambiare il signicato del bit.
Elettronica I Inverter con transistore MOS p. 14