Arquitetura de Computadores RISC x CISC

Gustavo Pinto Vilar

 PPF / DPF Papiloscopista Policial Federal Ps-Graduado em Docncia do Ensino Superior UFRJ Graduado em Cincia da Computao e Processamento de Dados ASPER/PB Aprovaes: PRF 2002, PF 2004, MPU 2010, ABIN 2010

Contatos:
gustavopintovilar@gmail.com p3r1t0f3d3r4l@yahoo.com.br

Contedo programtico
Apresentao RISC x CISC Resoluo de questes

Arquiteturas RISC e CISC

Gustavo Pinto Vilar

Bibliografia

O processador
UC: Busca, interpreta e controla as instrues e demais componentes do computador ULA: Executa as operaes aritmticas e lgicas entre dois nmeros Registradores: Memria interna ao processador (PC e IR)

RISC (Reduced Instruction Set Computer)

Acesso memria somente via load e store. Operandos em registradores. Todas as outras operaes so do tipo registro-registro. Grande nmero de registros de propsito geral e poucos registros de propsito especfico Uso intenso de registradores Admite frequncias mais altas Formato de instruo facilmente descodificvel e de tamanho fixo Pequeno conjunto de instrues de formato simples (dezenas) Exige mais espao na memria e programao mais difcil. Complexidade reside no compilador Uso intenso de pipeline Reduo do tamanho do CPI (cicles per instruction) , em troca de maior tamanho do cdigo Executa, em mdia, uma instruo por ciclo

CISC (Complex Instruction Set Computer)

So mais lentos por executarem instrues mais complexas Programas mais curtos e mais simples Poucos registradores, obrigando a realizar mais referncias memria. Simplificao de compiladores em troca alto nmero de instrues complexas e de vrios formatos (micro cdigo). Hardware mais caro e complexo se comparado ao RISC Impossibilidade de se alterar alguma instruo composta Existe o nvel da micro programao Instrues guardadas no processador, facilitando a vida dos programadores No utiliza ou faz uso moderado de pipeline

Item Acesso memria Registradores Operandos

RISC Load e Store Centenas At 3

CISC Qualquer Instruo Dezenas 1 ou 2

Complexidade Uso do pipeline Instrues

Frequncias Programas hardware Controle CPI

No compilador Intensamente Poucas / simples / mesmo tamanho

Mais altas Grandes e complexos Barato e simples Hardwired Um

No cdigo Moderadamente Muitas / complexas / tamanhos variados

Mais baixas Pequenos e simples Caro e complexo Micro programao Vrios

Processadores hbridos so essencialmente processadores CISC (para cuidar das instrues mais complexas) com ncleo RISC (para cuidar das instrues mais simples) Converso de cdigos de programas de uma arquitetura CISC para a arquitetura RISC leva a um aumento de cdigo

Exerccios

TRE AP FCC 2011 Analista Judicirio Analista de Sistemas

1. Considere: I. Acesso memria limitado a instrues de carga e armazenamento ( load e store ). II. Formato de instruo facilmente descodificvel e de tamanho fixo. III. Execuo de instrues em um nico ciclo de clock.
I, II e III referem-se s caractersticas

a. b. c. d. e.

da BIOS. da EPROM. do programa montador. do processador RISC. do processador CISC.

TRT 1 FCC 2011 Analista Judicirio Tecnologia da Informao

2. Em relao s arquiteturas CISC e RISC, INCORRETO afirmar:
a. b. c. d. e. Em RISC, a execuo dos comandos mais rpida e isso tem um preo, pois um processador RISC exige um conjunto de circuitos mais complexos e um nmero maior de transistores. Muitas mquinas RISC no possuem instrues para multiplicao ou diviso e, por isso, uma operao de multiplicao, por exemplo, executada por meio de sucessivas somatrias e deslocamentos. CISC possui instrues complexas, o que contrasta com a simplicidade das instrues RISC. Na CISC, qualquer instruo pode referenciar a memria; na RISC, a referncia restrita a Load e Store. Processadores hbridos so essencialmente processadores CISC (para cuidar das instrues mais complexas) com ncleo RISC (para cuidar das instrues mais simples).

TRT 24 FCC 2011 Analista Judicirio Tecnologia da Informao

3. Considere: I. O objetivo da mquina RISC executar, em mdia, uma instruo por ciclo. II. Compiladores para mquinas CISC fazem uso intenso de registradores, o que incrementa o trfego de memria. III. As mquinas CISC possuem substancialmente mais registradores do que as mquinas RISC. correto o que consta em
a. b. c. d. e. I, apenas. II, apenas. III, apenas. II e III, apenas. I, II e III.

INMETRO CESPE 2010 Pesq TMQ Cincia da Computao

4. A respeito das arquiteturas de computadores RISC e CISC, assinale a opo correta. a. Os computadores que implementam simultaneamente as arquiteturas RISC e CISC dispem de processadores hbridos: um ncleo RISC executa instrues mais simples, enquanto instrues mais complexas so interpretadas na arquitetura CISC. Na arquitetura RISC, realizada mais de uma instruo em um ciclo de relgio. A arquitetura CISC utiliza intensamente micro cdigos que interpretam cada micro-operao de uma instruo. Para melhoria de desempenho, a arquitetura CISC utiliza o princpio de paralelismo na execuo de instruo, de forma a melhor explorar a tcnica pipelining. A abordagem RISC permite a simplificao de compiladores, uma vez que mais simples gerar uma sequncia de instrues de mquina a partir de instrues semelhantes a comandos de alto nvel.

b. c. d.

e.

SUSEP ESAF 2010 Analista Tcnico Tecnologia da Informao

5. Em uma Arquitetura RISC
a. b. c. d. e. h poucos registradores. h pouco uso da tcnica pipelining. as instrues possuem diversos formatos. as instrues so realizadas por micro cdigo. as instrues utilizam poucos ciclos de mquina.

CEB FUNIVERSA 2010 Analista de Sistemas

6. RISC e CISC so dois tipos distintos de arquitetura de computadores desenvolvidos pela indstria da computao. Apesar de terem aplicaes distintas, os computadores com arquitetura RISC apresentam desempenho superior aos de arquitetura CISC, quando utilizam tecnologia equivalente de semicondutores e mesma frequncia de clock. correto afirmar, a respeito das arquiteturas CISC e RISC, que: a. os computadores de arquitetura CISC so mais lentos por executarem instrues menos complexas que os computadores de arquitetura RISC. b. o hardware de um processador com arquitetura RISC muito mais complexo e de fabricao mais cara que o de um processador que utiliza arquitetura CISC. c. as instrues executadas por um processador CISC so mais simples e pequenas, se comparadas com o RISC, o que aumenta o seu desempenho. d. a converso de cdigos de programas de uma arquitetura CISC para a arquitetura RISC leva a uma reduo de cdigo, por conta de esta ltima utilizar instrues mais simples. e. computadores CISC so capazes de executar vrias centenas de instrues complexas diferentes enquanto os RISC executam apenas algumas poucas instrues simples.

TRE-AM FCC 2010 Analise de Sistemas

7. Numa mquina estruturada multinvel, o nvel essencial para as mquinas CISC ( Complex Instruction Set Computer ), mas que inexiste nas mquinas RISC ( Reduced Instruction Set Computer ). Trata-se do nvel

a. b. c. d. e.

do sistema operacional. de lgica digital. de micro programao. convencional de mquina. do montador.

TRE-MT CESPE 2010 Tcnico Judicirio Operao de Computadores

8. A respeito de arquiteturas RISC e CISC, assinale a opo correta.

a. As arquiteturas RISC utilizam mltiplos conjuntos de registradores. b. As arquiteturas CISC possuem um conjunto reduzido de instrues, facilitando a organizao da unidade de controle de modo que esta tenha uma interpretao simples e rpida. c. A arquitetura CISC se caracteriza pela inexistncia de micro cdigo. Dessa forma, a complexidade est no compilador. d. Nas arquiteturas CISC, utiliza-se o pipeline, uma tcnica que divide a execuo de uma instruo em fases ou estgios, o que possibilita a execuo simultnea de mltiplas instrues. e. O principal objetivo de uma mquina RISC executar uma instruo por ciclo. Como o acesso memria utiliza vrios ciclos, uma mquina RISC possui menos registradores que uma mquina CISC.

AFEAM FUNCAB 2009 TI Desenvolvimento de Sistemas

9. Qual o nome da tcnica usada no design de CPUs cuja idia fundamental dividir o processamento de uma instruo em uma srie de etapas independentes?

a. b. c. d. e.

RISC. CISC. Memria Segmentada. Pipeline. Memria Randmica de Acesso Dinmico.

INMETRO CESPE 2010 Pesq Tcnico em Metrologia e Qualidade

10. A respeito da arquitetura RISC e CISC e dos seus componentes, julgue os itens que se seguem. [51] Uma caracterstica de um processador RISC que sua arquitetura do tipo load/store, fazendo que os operandos estejam em registradores. [52] Nas arquiteturas RISC, existe um grande nmero de registros de propsito geral e poucos registros de propsito especfico. [53] Nas arquiteturas CISC, as instrues levam geralmente mais de um ciclo de clock e o tamanho das instrues no o mesmo, o que facilita a implementao do pipelining nessas arquiteturas. [54] Um dos objetivos de o CISC ter um conjunto mais rico de instrues poder completar uma tarefa com um conjunto de linhas em Assembly do menor tamanho possvel. [55] As arquiteturas RISC apresentam desempenho de operaes em ponto flutuante conveniente para execuo de planilhas eletrnicas. Se as planilhas no forem complexas, as arquiteturas CISC tambm sero adequadas para a execuo dessas aplicaes.

Gabarito
1. D 2. A 3. A 4. A 5. E 6. E 7. C 8. A 9. D 10.C, C, E, C, C