DESENVOLVIMENTO DE MDULO DE COMUNICAO SPACEWIRE USANDO PLATAFORMA LEON - SIMULADOR DE DADOS PARA O SATLITE PLATO

Rafael Corsi Ferro1 ; Sergio Ribeiro Augusto2 Aluno de Iniciao Cientca da Escola de Engenharia Mau (EEM/CEUN-IMT); 2 Professor da Escola de Engenharia Mau (EEM/CEUN-IMT).
RESUMO.

Este projeto de iniciao cientca consiste no desenvolvimento de uma plataforma EGSE (Electrical Ground Segment Equipament) que far a simulao da N-FEE (NormalFront End Electronic) do satlite PLATO (PLAnetary Transits and Oscillations of Stars) . Tal EGSE ser utilizado para a execuo de testes na N-DPU(Normal-Digital Processor Unity) do satlite e tambm para a validao da comunicao entre ambos dispositivos. A plataforma proposta dever enviar imagens articiais carregadas de um computador e transmitir tais imagens obedecendo as especicaes propostas pela equipe da LESIA (Laboratoire d'tudes spatiales et d'instrumentation en astrophysique) do Observatrio de Paris. Os protocolos utilizados para a comunicao entre a N-FEE e a N-DPU so: o protocolo espacial de alta velocidade SpaceWire e o protocolo RMAP . O sistema foi parcialmente implementado em VHDL e foi proposto uma nova arquitetura utilizando a biblioteca VHDL GRLIB que possui em seu ncleo o processador LEON3 .
Introduo

O satlite PLATO (Plato, 2011) um projeto do programa Cosmic Vision da ESA (European Space Agency ) que se encontra na fase B (denio). Trata-se de um grande fotmetro composto por dezenas de espelhos, cuja nalidade a deteco de milhares de novos planetas atravs do mtodo de deteco por trnsito planetrio (eclipse). Para cada sistema planetrio detectado, um estudo sismolgico de alta preciso ser executado na estrela central, propiciando a caracterizao completa e muito precisa dos parmetros fsicos do sistema. O instrumento composto de 32 cmeras dedicadas designadas por normais (N-FEE), termo que identica sua funcionalidade na arquitetura e 2 cmeras rpidas utilizadas na malha de controle de atitude (F-FEE). Cada cmera normal possui 4 CCDs (Charge Coupled Device) resultando em um conjunto de 128 CCDs, conforme representao da Figura 1. As cmeras tero suas posies ajustadas visando obter uma maior abertura. Cada N-FEE conectado a uma N-DPU (Thales, 2011) atravs de dois canais SpaceWire (ESA, 2008), possibilitando assim uma redundncia na comunicao e uma menor utilizao do link.

Figura 1: Carta de tempo, leitura e envio das imagens - LESIA

Material e Mtodos

Hardware Foi adquirido para a execuo da arquitetura uma placa GR-PCI-XC5V (Aeroex Gailser, 2008) atravs de recursos do INEspao( Instituto Nacional de Tecnologias e Cincias do Espao) CNPQ-INCT-AEB sob coordenao do programa Astrobiologia . A placa foi concebida especialmente para apoiar o desenvolvimento e prototipagem rpida de sistemas baseados no processador LEON. Tambm foram adquiridos o simulador GRSIM (Gaisler, 2010) , capaz de fazer simulaes da arquitetura do processador LEON3 com suporte a multiplos ncleos de processamento, e o debugador GRMON (Gailser, 2010), o qual possibilita o acesso a informaes do processador. Adquiriu-se tambm dois cabos SpaceWire de 10m cada para utilizao em laboratrio, assim como um SpaceWire-USB Brick da Star-Dundee desenvolvido para vericao e teste de canais SpaceWire. Posteriormente adquiriu-se uma placa de desenvolvimento DE4 da Altera (Altera, 2011) para a futura implementao de uma arquitetura dedicada ao EGSE. Comprou-se tambm dois IP Cores SpaceWire (codec ): um do fabricante SpaceWire UK (UK, 2011) que fornece o cdigo VHDL do produto e no utiliza tecnologias especcas de fabricantes de FPGAs, possibilitando assim a analise e modicao de seu cdigo e a implementao em diferentes tipos de pastilhas, e outro IP core fornecido pela LESIA. Este ltimo dedicado a pastilhas Xilinx (Xilinx, 2011) e disponvel somente na forma de netlist (cdigo j copilado), impossibilitando assim alteraes analises de cdigo.
Resultado e Discusses

N-FEE Os seguintes princpios de funcionamento da N-FEE foram propostos pela equipe CNES (Centre National d'tudes Spatiales ) e foram tomados como referncia neste pro-

jeto:
Cada N-FEE conectado a uma N-DPU atravs de dois canais SpaceWire, sendo

que possvel a utilizao simultnea ou individual dos canais. Tal modo de operao escolhido pela N-DPU, assim como qual canal utilizar caso esteja utilizando um nico canal. A velocidade dos canais so de 100 Mbps implicando em um carregamento de 80 % no caso de um nico canal e de 70 % quando utilizado dois canais (Thales, 2011).

A transferncia da imagem sobre o canal SpaceWire feita utilizando-se o protocolo

RMAP (ESA, 2008) com o comando de escrita sem reconhecimento(no-ack ) e sem vericao(no-verify ). Envia-se meia linha por pacote (2255 pixels + 25 prescan pixels). cadncia de 6,25s) e indica o incio da descarga da imagem no link SpaceWire. A ordem desta descarga descrita pela Figura 1.

Um sinal externo de sincronismo fornecido a placa via um simples sinal (com

Quando recebido o sinal de sincronismo deve-se transmitir antes da imagem um

TimeCode (TimeCode o meio de propagao de tempo utilizado no protocolo SpaceWire) indicando qual CCD est sendo transmitido (0,1,2 ou 3). Essa informao ser utilizada pela N-DPU para sincronizao interna j que a mesma no possui acesso direto ao sinal de sincronismo. escolher em qual canal ir amostrar.

O TimeCode deve ser enviado pelos dois canais, sendo a N-DPU responsvel por So adicionados 16 bits a cada dado (meia linha de um CCD) contendo um con-

tador de 6,25s, onde os 2 mais signicativos bits indicam a qual CCD pertence a linha sendo transmitida (0,1,2 ou 3). Tal recurso possibilta assim detectar perdas de pacotes na transmisso.

O protocolo SpaceWire Spacewire um padro de comunicao de alta velocidade (200 Mbps tpico) voltado para aplicaes espaciais. O mesmo implementa um link diferencial LVDS (Low voltage dierential signalling ) (National, 2008) serial bi-direcional ponto a ponto de alta capacidade, permitindo uma eciente troca de informaes com dispositivos de sensorialmente embarcados, vindo de encontro com os requisitos necessrios para aplicaes espaciais e de avinica. Em nvel de implementao o protocolo SpaceWire pode ser implementado em diferentes tipos de tecnologias, incluindo FPGAs (Field Programmable Gate Array ). O padro dene basicamente o encapsulamento de pacotes de dados (camada fsica e de enlace do modelo OSI ), no tratando as camadas superiores de comunicao. Baseado em parte no padro IEEE-1553 (ALta, 2007) e LVDS, foi proposto pela ESA, passando, desde ento, por contnuas implementaes. Os objetivos do protocolo so:

 facilitar a construo de sistemas de processamento de dados on-board de alto de-

sempenho;

auxiliar na reduo dos custos de integrao de sistemas; coleta e armazenamento de dados dos instrumentos; assim como telemetria.

SpaceWire faz uso da codicao Data-Strobe (DS). Este esquema de comunicao codica a mensagem (dado) com o clock (sinal de relgio), para que este clock possa ser recuperado no receptor atravs de uma simples porta XOR entre o sinal dado e o DS. A vantagem desta codicao obter uma tolerncia de quase 1 tempo de bit, comparado com 0,5 para a codicao simples (Esa, 2008). No protocolo SpaceWire so denidos os seguintes tipos de caracteres:
Caracteres do tipo dado: so formados por nove bits, sendo o bit menos signicativo

transmitido primeiro. Um bit de paridade adicionado a transmisso cobrindo os 8 bits anteriores. Um bit utilizado como ag para denir se a mensagem do tipo comando ou do tipo dado. dado (colocado em nvel lgico '1' para indicar que um caracter de controle) e dois data-caracteres.

Caracteres de controle: so formados por um bit de paridade, um de controle de

Um caracter de Flow Control (FCT) enviado sempre que houver espao na memria de recebimento. O receptor incrementa um contador a cada FCT recebido e decrementa quando enviado um caractere de dado. permitido um acumulo mximo de 56 FCT, caso contrrio o link deve entrar em estado de erro. Um caractere do tipo NULL enviado sempre que o link se encontra em estado ocioso, mantendo assim o link ativo e possibilitando a deteco de rompimentos do canal de comunicao. O protocolo RMAP O protocolo RMAP (Remote Memory Access Protocol ) foi desenvolvido pela comunidade europia (cientca e industrial) como complemento para o protocolo SpaceWire na maneira a possibilitar a leitura e gravao de dados em memria pertencentes a ns remotos de um canal SpaceWire. O seu principal propsito a de congurao de redes SpaceWire e a coleta de informaes e dados de diferentes ns. As operaes denidas no protocolo RMAP so : leitura, gravao, leitura-modicaogravao. A operao de gravao fornece um meio de um n (iniciador) gravar em outro n zero ou mais dados em uma rea especca da memria. A operao de leitura um meio do iniciador ler zero ou mais dados de uma rea especca da memria remoto. A operao de ler-modicar-gravar possibilita o iniciador ler uma zona da memria remota e fazer modicaes na mesma rea. O comando de gravao pode ser executado com reconhecimento (ack ), onde uma resposta indicando se o comando foi executado com sucesso ou no (erro/status) enviado do

Figura 2: Esquema de utilizao do GRLIB n remoto. Pode-se tambm escolher pela vericao do data antes do mesmo ser gravado na memria do alvo, ou seja, o n alvo recebe a informao e executa um CRC (Cyclic Redundancy Check ) (Michael e Frank, 2005) na parte do pacote pertencente ao dado. Caso os valores do CRC sejam iguais o dado ento gravado na memria caso o contrrio, a informao do pacote descartada. Pode-se fazer combinaes de comandos, como por exemplo um comando de gravao com vericao e reconhecimento (ack+CRC ). Foi escolhido para a transferncia de imagem entre o N-FEE e a N-DPU o comando de escrita sem reconhecimento e sem vericao. Sem reconhecimento pois o N-FEE no possui as informaes enviadas em memria e uma mensagem perdida no poderia ser recuperada, e sem vericao para diminuir o peso e custo da aplicao j que seria necessrio um banco de memrias para fazer o buer da mensagem e execuo do clculo do CRC. Processador LEON3 O LEON3 um processador de 32-bits baseado na arquitetura SPARC V8 (Gaisler, 2008), desenvolvido para aplicaes embarcadas, combinando alta performance com baixa complexidade e baixo consumo energtico. Distribudo atravs do VHDL GRLIB IP (propriedade intelectual) sobe licena GPL (General Public License) contm alm do processador, mdulos como: controlador de memria, interface PCI, USART, Ethernet MAC. Um exemplo de aplicao das bibliotecas presentes no GRLIB pode ser visto na Figura 2. O GRLIB IP foi desenvolvido para ser uma plataforma modular e exvel, onde todos os mdulos compartilham o mesmo barramento AMBA2.0 (Arm, 1999) facilitando assim a a criao de novos projetos. O processador LEON3 implementa uma arquitetura Harvard (Gailser, 2010) com ins-

trues e cache de dados separados. Possui diviso e multiplicao em hardware e uma unidade de processamento de ponto utuante pode ser adicionada. Contm tambm uma unidade de gerenciamento de memria que possibilita o mapeamento de 32-bits de endereo virtual e 32-bits de memria. Pode funcionar com mltiplos processadores, os quais podem compartilham uma mesma memria. Desenvolvimento Uma primeira plataforma foi desenvolvida inteiramente em VHDL,sendo capaz de encapsular uma srie de informaes pr denidas em um pacote RMAP (sem reconhecimento e sem vericao) e enviar tais informaes via um canal SpaceWire utilizando um dos codecs adquiridos. Tal plataforma (gura 3) no possibilita o carregamento da imagem no dispositivo e foi criada por dois motivos: para a melhor integrao entre o LEON e o codec SpaceWire e devido ao atraso nas entregas dos materiais que impossibilitou o incio da implementao com o processador LEON. A segunda plataforma proposta (gura 4) utiliza o processador LEON3 com comunicao UART (Universal Asynchronous Receiver/Transmitter ). No incio foi cogitado a utilizao do protocolo USB2.0 porm tal mdulo no fornecido na parte gratuita do GRLIB IP. O empacotamento da mensagem no protocolo RMAP feito via o mdulo RMAP de gravao, para tanto, as entradas e sadas do mdulo foram mapeadas em memria do processador, possibilitando assim o acesso do LEON ao mdulo. Mdulo RMAP de gravao

Figura 3: Mdulo RMAP de gravao O mdulo criado em VHDL possui a arquitetura da gura 3 e foi criado para funcionar em modo stand-alone. Alguns parmetros do protocolo RMAP j esto pr denidos e o cabealho da mensagem possui o formato da tabela 1, podendo ser alterados externamente por comandos ao mdulo. Possui os seguintes modos de operao :

Campo Logicall Address Identier Field

Valor(hexa) Observao FE Valor padro 01 Identicao do protocolo RMAP 01(packet type) Instruction Field 60 1000(write non ack non verify) 00(no reply eld) KEY Field 00 A ser denido Initator Logical Address FE Valor padro Trasaction Identier Field (MSB) 00 incrementado a cada nova mensagem Trasaction Identier Field (LSB) 00 Extend Address Field (MSB) 00 Endereo na memria; A ser denido Address Field 00 A ser denido Address Field 00 A ser denido Address Field 00 A ser denido Address Field 00 A ser denido Address Field (LSB) 00 A ser denido 16*2255 ( meia linha) + Data Lenght eld (MSB) 8D 25 (pr-scan) + 16 bits (identicao) = h8D19 Data Lenght eld (LSB) 19 Tabela 1: Cabealho RMAP para gravao na N-DPU
Modo normal : Quando recebido o sinal de sincronismo, o mdulo comea a fun-

cionar sem interveno do processador. Envia-se o cabealho com as informaes pr denidas e inicia-se a transferncia dos dados. Todo o gerenciamento feito no prpio bloco. atualizadas uma a uma em modo incremental, sem a necessidade de endereamento externo; o endereamento externo necessrio.

Modo Incremental de atualizao: Neste modo as informaes do cabealho so

Modo Aleatrio de atualizao : Aqui uma informao do cabealho modicado e

Pode-se observar no anexo 6 a simulao do funcionamento do mdulo. Os sinais de controle do mdulo (clock, reset, sync, operation mode, enable data ) foram sintetizados manualmente, de forma a simular uma interface com um controlador externo. Arquitetura - LEON A segunda arquitetura (gura 4) utiliza o processador LEON3 na placa GR-PCIXC5V, com comunicao UART e com o mdulo RMAP de escrita mapeado em memria. utilizada para tanto a biblioteca APBUART (Gaisler, 2010) a qual um mdulo UART conectado ao AMBA AHB (Advanced High Bus ). A imagem enviada RAM (Memria de acesso aleatrio) da placa atravs do mdulo UART. Essa forma de comunicao

impossibilita a leitura dinmica de imagens (nova imagem a cada sincronismo) devido a velocidade de comunicao entre o computador e a plataforma, pode-se futuramente implementar uma comunicao PCI (Peripheral Component Interconnect ) que possui a velocidade necessria (mnimo de 100Mpbs) para o funcionamento em modo dinmico.

Figura 4: Arquitetura proposta utilizando o processador LEON3 O processador responsvel pela gerncia das comunicaes PC, Placa, N-DPU (gura 5). O sinal de sincronismo externo mapeado atravs uma interrupo no processador que desencadeia todo o processo de envio da imagem.

Figura 5: Modelo geral de comunicao entre o Computador e o Satlite

Concluses Este trabalho de iniciao cientfica estudou novas tecnologias aeroespaciais, suas aplicaes e implementaes. Aqui, o desafio a escolha e a integrao das ferramentas gratuitas disponveis. Pretende-se estabelecer bases para a homologao de projetos que envolvam o uso de tecnologias aeroespaciais (LEON, RMAP e SpaceWire). O atraso da entrega dos materiais dificultou o desenvolvimento da arquitetura inicialmente prevista. Optou-se pelo o desenvolvimento do mdulo RMAP em VHDL j que as ferramentas de testes e compilao estavam disponveis para uso. Obteve-se o resultado esperado com o mdulo desenvolvido, porm necessrio o desenvolvimento de uma nova parte que execute a operao de leitura do protocolo RMAP. Tambm preciso aps um estudo mais aprofundado do GRLIB IP, a implementao de uma comunicao mais rpida entre o EGSE e o computador, a fim de obter um melhor comportamento dinmico do N-FEE. Referncias Bibliogrficas Aeroflex Gaisler (2008) GR-PCI-XV5V Development Board. Disponvel em:

http://www.gaisler.com/cms. Acessado em Agosto de 2010. Alta Data Technologies LLC (2007) MIL STD 1553 Tutorial and Reference. Disponvel em: http://www.altadt.com/support/tutorials/mil-std-1553-tutorial/. Acessado em Abril de 2010. Altera (2011) FPGA CPLD and ASIC from Altera. Disponvel em: http://www.altera.com. Acessado em Outubro de 2011. ARM Limited (1999) AMBATM Specication. Rev 2.0. Disponvel em: http://www.arm.com/products/system-ip/amba/amba-open-specifications.php. Acessado em Abril de 2010. ESA Requirements and Standards Division (2008) SpaceWire Links, nodes, routers and networks ECSS-E-ST-50-12C. Disponvel em: http://www.esa.int/esaCP/index.html. Acessado em Julho de 2010. ESA Requirements and Standards Division (2008) SpaceWire protocols ECSS-E-ST-50-11. Disponvel em: http://www.esa.int/esaCP/index.html. Acessado em Julho de 2010. Gaisler (2010) GRLIB IP Core Users Manual. Disponvel em: http://www.gaisler.com/cms/ Acessado em Outubro de 2010. Gaisler (2010) GRSIM Users manual 1.0. Disponvel em: http://www.gaisler.com/cms

Acessado em Outubro de 2010. Gaisler (2011) GRMON Users Manual 0.85. Disponvel em: http://www.gaisler.com/cms Acessado em Janeiro de 2011. Gaisler (2011) GRMON Users Manual 0.85. Disponvel em: http://www.gaisler.com/cms Acessado em Fevereiro de 2011. Michael E. Frank LB. (2005) A Systematic Approach to Building High Performance, Software-based, CRC Generators. Disponvel em: http://www.di.uoa.gr/en/research_publ2.php. Acessado em Fevereiro de 2011 National Semiconductor (2008) LVDS Owner s Manual - Including High-Speed CML and Signal Conditioning. Disponvel em: http://www.national.com/. Acessado em Janeiro de 2011. Plato (2011) Disponvel em: http://www.lesia.obspm.fr/perso/claude-catala/plato-web.html, Acessado em Janeiro de 2011. Thales (2011) DPU FEE interface requirement. Paris. Documento interno LESIA. UK SpaceWire (2011). Disponvel em: http://www.spacewire.co.uk/ Acessado em Janeiro de 2011. Xilinx (2011) FPGA, CPLD, and EPP Solutions from Xilinx, Inc. Disponvel em: www.xilinx.com. Acessado em Outubro de 2011.

Figura 6: Simulao do mdulo RMAP executada no simulador MODELSIM