Sei sulla pagina 1di 6

LIC.

EN FSICA Curso 03-04

LABORATORIO DE ELECTRNICA

PRCTICA 9. SUBSISTEMAS COMBINACIONALES

DPT. DENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia

LIC. EN FSICA Curso 03-04

LABORATORIO DE ELECTRNICA PRCTICA 9

9.1. GENERADOR Y COMPROBADOR DE PARIDAD: 74280 En primer lugar en esta prctica vamos a comprobar el funcionamiento del circuito 74LS280 de la figura 1, que es un circuito generador-comprobador de paridad.

Fig. 1

En la tabla I se da de forma resumida los posibles casos de funcionamiento lgico del 74LS280. En la primera fila de la tabla I el conjunto de los ocho bits de la palabra de entrada, E0 a E7 , tienen paridad par ya que hay un total de dos bits en estado 1, y la entrada de control de paridad, P, est en estado 0. En dicho estado del conjunto de entradas la salida SPAR = 1 y SIMPAR = 0. En la tercera fila de la tabla I el conjunto de los ocho bits de la palabra de entrada, E0 a E7 , tienen paridad par ya que hay un total de cuatro bits en estado 1, y la entrada de control de paridad, P, est en estado 1. En dicho estado del conjunto de entradas la salida SPAR = 0 y SIMPAR = 1. En la segunda fila de la tabla I el conjunto de los ocho bits de la palabra de entrada, E0 a E7 , tienen paridad impar ya que hay un total de tres bits en estado 1, y la entrada de control de paridad, P, est en estado 0. En dicho estado del conjunto de entradas la salida SPAR = 0 y SIMPAR = 1. En la cuarta fila de la tabla I el conjunto de los ocho bits de la palabra de entrada, E0 a E7 , tienen paridad impar ya que hay un total de cinco bits en estado 1, y la entrada de control de paridad, P, est en estado 0. En dicho estado del conjunto de entradas la salida SPAR = 0 y SIMPAR = 1.

E0 1 1 1 1

E1 0 0 1 0

E2 0 1 0 0

E3 1 0 0 1

E4 0 0 1 0

E5 0 1 1 1

E6 0 0 0 1

E7 0 0 0 1

P 0 0 1 0

S PAR 1 0 0 0

S IMPAR 0 1 1 1

Tabla I

DEP. DENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia

LABORATORIO DE ELECTRNICA PRCTICA 9

LIC. EN FSICA Curso 03-04

Comprueba experimentalmente que se cumple la tabla I. Analiza experimentalmente el funcionamiento del circuito para las combinaciones de las seales de entrada propuestas en la tabla II. Rellena los cuadros de las salidas para las diversas combinaciones de entradas propuestas.
E0 0 1 0 1 E1 0 1 0 1 E2 0 1 0 1 E3 0 1 0 1 E4 0 1 0 1 E5 0 1 0 1 E6 0 1 0 1 E7 0 1 0 1 P 0 1 1 0 S PAR S IMPAR

Tabla II

10.2. EL DECODIFICADORES 74138. Comprueba el funcionamiento del decodificador 3 a 8: 74138, figura 2, cuya tabla de funcionamiento se da en la tabla III

Fig. 2

G1 0 X X 1 1 1 1 1 1 1 1

/G2A /G2B X X 1 X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

C X X X 0 0 0 0 1 1 1 1

B X X X 0 0 1 1 0 0 1 1

A X X X 0 1 0 1 0 1 0 1

Y0 1 1 1 0 1 1 1 1 1 1 1

Y1 1 1 1 1 0 1 1 1 1 1 1

Y2 1 1 1 1 1 0 1 1 1 1 1

Y3 1 1 1 1 1 1 0 1 1 1 1

Y4 1 1 1 1 1 1 1 0 1 1 1

Y5 1 1 1 1 1 1 1 1 0 1 1

Y6 1 1 1 1 1 1 1 1 1 0 1

Y7 1 1 1 1 1 1 1 1 1 1 0

Tabla III X = No importa su estado (0 o 1)

DPT. D'ENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia

LIC. EN FSICA Curso 03-04

LABORATORIO DE ELECTRNICA PRCTICA 9

Una posible aplicacin atpica de los decodificadores es para realizar funciones lgicas. En la figura 3 se da un ejemplo de la realizacin de dos funciones lgicas mediante un decodificador 74LS138 y puertas NAND.

Fig. 3 La realizacin de F2 usa tres puertas de dos entradas, ya que no disponemos de puertas de tres entradas. Para comprobar la realizacin de F2 basta analizar lo que tenemos a la salida de cada una de las tres puertas involucradas en la realizacin de F2:

F2 = abc + (( abc + abc)) = abc + abc + abc

Usando un decodificador 74LS138 y el C.I. 74LS00 de puertas lgicas NAND de dos entradas, realiza la funcin lgica: F = abc + abc = bc Analiza la realizacin, dibuja el circuito, mntalo y comprubalo.

ESQUEMA DEL CIRCUITO.

DEP. DENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia

LABORATORIO DE ELECTRNICA PRCTICA 9

LIC. EN FSICA Curso 03-04

10.3. EL MULTIPLEXOR 74151 Comprueba el funcionamiento del multiplexor digital 74151, figura 4, cuya tabla de verdad se da en la tabla IV.

Fig. 4
/G 1 0 0 0 0 0 0 0 0 C x 0 0 0 0 1 1 1 1 B x 0 0 1 1 0 0 1 1 A x 0 1 0 1 0 1 0 1 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 /W 1 /D0 /D1 /D2 /D3 /D4 /D5 /D6 /D7

Tabla IV Los multiplexores tambin tienen la aplicacin atpica de realizar con ellos funciones lgicas tal como muestra la figura 5, en la que se muestra la realizacin de una funcin lgica de tres variables mediante el multiplexor 74LS151.

Fig. 5

DPT. D'ENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia

LIC. EN FSICA Curso 03-04

LABORATORIO DE ELECTRNICA PRCTICA 9

Analiza la realizacin de la siguiente funcin lgica F = ab + cb, mediante el multiplexor 74LS151. Dibuja a continuacin la realizacin, mntala y comprueba su funcionamiento. REALIZACIN DE LA FUNCIN:

F = ab + cb

NOTA.- Todos los Circuitos integrados tienen la alimentacin en los pines 14 (+5V) y 7 (GND)
DEP. DENGINYERIA ELECTRNICA FACULTAT DE FSICA Universitat de Valncia 5

Potrebbero piacerti anche