RISC x CISC

Prof. Dr. Carmelo J. A. Bastos Filho

Caractersticas de um sistema CISC

(Complete Instruction Set Computing)

Instrues mais completas

Fcil de programar

nica instruo manda o sistema realizar um conjunto de instrues seqenciais

Grande nmero de instrues

80486 (ano 1989) 235 instrues disponveis

Instrues com mltiplos ciclos de clock para execuo Codificao de instrues em tamanho variado
80486 (ano 1989) instrues com tamanho variando entre 1 e 11 Bytes
Prof. Dr. Carmelo J. A. Bastos Filho

Caractersticas de um sistema CISC

Execuo em micro-cdigo
dificuldade de criar unidade de controle hardwired (circuito dedicado) para CISC

Taxa de execuo varivel dependendo da instruo Dificulta o PIPELINE Vrios modos de endereamento
80486 (ano 1989) disponveis 11 modos de endereamento

Vrias operaes envolvendo a memria

Prof. Dr. Carmelo J. A. Bastos Filho

(Reduced Instruction Set Computing)

Caractersticas de um sistema RISC

Vrias definies dadas por diferentes grupos de projetistas de hardware Pontos em comum:
Grande nmero de registradores Tecnologia de compilao para otimizar uso de registradores Conjunto de instrues simples e limitados Otimizao do pipeline
Prof. Dr. Carmelo J. A. Bastos Filho

Histrico RISC
1975 (no publicada)
A primeira mquina RISC moderna minicomputador 801 Construdo pela IBM

1980
Grupo em Berkeley (David Patterson e Carlo Squin) Projeto de pastilhas RISC VLSI Batizado RISC I

1981
John Hennessy (em Stanford) MIPS Projeto e fabricao uma pastilha RISC um pouco diferente
Prof. Dr. Carmelo J. A. Bastos Filho

RISC Comercial
O 801 foi o ancestral do IBM PC/RT o RISC I foi a inspirao do projeto SPARC da Sun Microsystems pastilha MIPS formao da MIPS Computer Systems
usado no Supernintendo, Playstation, etc.

Intel incorporou um ncleo RISC A partir do 486

Desempenho melhor que o da CISC

Outros exemplos:
DEC Alpha RISC 6000 da IBM
Prof. Dr. Carmelo J. A. Bastos Filho

Por que existem defensores de arquiteturas RISC ?!?!?! (1/3)

Custo de hardware caiu com evoluo aumento do custo relativo e absoluto de Software Soluo:
Desenvolvimento de linguagens poderosas e complexas

Conseqncia:
GAP SEMNTICO
Enorme distncia entre comando de alto nvel e linguagem de mquina

Conseqncia da conseqncia:
Projetos de arquitetura com grande nmero de instrues, muitos modos de endereamento...
Prof. Dr. Carmelo J. A. Bastos Filho

Por que existem defensores de arquiteturas RISC ?!?!?! (2/3)

Algum parou para pensar!!!
ANLISE DINMICA DO QUE EST ACONTECENDO NA MQUINA!!!

Caractersticas da execuo de instrues de alto nvel

Ocorrncia dinmica de muitos comandos de atribuio, A B Acesso excessivo a variveis locais Muitas chamadas a procedimentos
Operaes que consomem Prof. Dr. Carmelo J. A. Bastos Filho muito tempo Considerar

Por que existem defensores de arquiteturas RISC ?!?!?! (3/3)

O comportamento e desempenho de uma mquina com comandos de alto nvel depende de parmetros simples
Execuo rpida de comandos de atribuio
Dados em registradores Operaes de movimentao de dados entre registradores RPIDA

Rpido acesso a variveis locais

Variveis locais em registradores (compiladores)

Chamadas a procedimentos eficientes

Janela de registradores
Prof. Dr. Carmelo J. A. Bastos Filho

Janela de registradores Procedimentos usam um pequeno nmero de variveis locais Aninhamento de procedimentos normamelmente limitado Passagem de parmetros entre nveis de procedimentos
Proc2 usa variveis de Proc1

Prof. Dr. Carmelo J. A. Bastos Filho

Janela de registradores

Prof. Dr. Carmelo J. A. Bastos Filho

Janela de registradores Problema:

N procedimentos aninhados (N janelas)

Soluo:
Grava o procedimento de nvel mais baixo na memria

No ocorre muitas vezes

Procedimentos com profundidade mdia abaixo do nmero de janelas Estudo Tmair (1983) com 8 janelas 1% salvo
Prof. Dr. Carmelo J. A. Bastos Filho

Janela de registradores x cache

Grande banco de registradores Memria cache

odas as variveis locais

Variveis locais usadas recentemente Bloco de memria Variveis globais usadas recentemente

Variveis individuais

Variveis globais designadas pelo ompilador (banco de registradores specfico para variveis globais)

Operaes de salvamento e estaurao baseadas na rofundidade de aninhamento de rocedimentos

Prof. Dr. Carmelo J. A. Bastos Filho

Operaes de salvamento e restaurao baseadas nos algoritmos de substituio de cache Endereamento de memria

Endereamento de registrador

Janela de registradores x cache Maior vantagem do grande nmero de registradores endereamento Contudo, cada um apresenta suas vantagens Maior desempenho
Variveis locais Janela de registradores Variveis globais Registradores especficos Instrues Cache
Prof. Dr. Carmelo J. A. Bastos Filho

Caractersticas de um sistema RISC

Codificao de instrues em tamanho fixo
Tamanho tpico 4 Bytes (endereamento simples) Possibilita a execuo em um nico ciclo da via de dados

Incluso de instruo mais complexa somente quando o desempenho compensar a degradao de velocidade Execuo sem micro-cdigo Altas taxas de execuo
Aproximadamente 1 execuo por ciclo

Poucos modos de endereamento Operaes lgicas e aritmticas com mais registradores

Prof. Dr. Carmelo J. A. Bastos Filho

(Reduced Instruction Set Computing)

S instrues com um nico ciclo da via de dados podem ser includas ao conjunto de instrues da arquitetura.
ciclo da via de dados o tempo para buscar os operandos nos registradores, execut-los com a ALU e armazenar o resultado em um registrador (deve ser o mais curto possvel)

Execuo de instrues RISC

Instrues de ponto flutuante so executadas por um co-processador Operaes lgicas e aritmticas com mais registradores (exemplo: soma com 3 operandos)
Prof. Dr. Carmelo J. A. Bastos Filho

Referncia memria Instrues de referncia memria gastam mais do que um ciclo da via de dados, mas so necessrias. Projetos RISC s incluem as instrues de referncia memria LOAD e STORE
Dispensam clculos complexos de endereo

Nas arquiteturas CISC existem vrias instrues para acesso memria

Prof. Dr. Carmelo J. A. Bastos Filho

Comparativo CISC x RISC

Projetos RISC utilizam instrues mais simples e em maior nmero para realizar uma instruo, porm cada instruo tem mais bits. Chips RISC apresentam um tamanho menor que os CISC, com isso tm menor nmero de transistores e produzem menos calor e gastam menos energia. CISC est se tornando cada vez mais complexo. Nos sistemas CISC em mdia 20% das instrues so utilizadas com freqncia. Debugar em RISC mais complexo. RISC precisa de mais registradores e mais memria cache.
Prof. Dr. Carmelo J. Bastos Filho CompilaoA.mal feita das instrues em RISC

nops

RISC Instrues simples levando 1 ciclo Apenas LOADs/STOREs referenciam a memria Altamente pipelined Instrues executadas pelo hardware Instrues com formato fixo Poucas instrues e modos A complexidade est no compilador
Prof. Dr. Carmelo J. A. Bastos Filho

CISC

Instrues complexas levando mltiplos ciclos Qualquer Instruo pode referenciar a memria

No tem pipeline, ou tem pouco Instrues executadas pelo microprograma Instrues de vrios formatos Muitas instrues e modos A complexidade est no microprograma

Mltiplos conjuntos de

Conjunto nico de registradores

Transio CISC

RISC

Transio de CISC para RISC mudana radical. Reduo do conjunto de instrues processador cabe em um chip menor com velocidade do clock maior. RISC
"resolve os casos comuns mais rpidos", conduziu a um aumento impressionante da desempenho comparado com os processadores CISC.

Prof. Dr. Carmelo J. A. Bastos Filho

Tendncias, Futuro
Pouca venda de projetos RISC, Razes:
Incompatibilidade com o vasto nmero de softwares aplicativos, desenvolvido para trabalhar com os processadores Intel CISC mais antigos. Os benefcios da arquitetura RISC no so percebidos porque o sistema operacional e programas no foram criados e compilados especificamente para tirar vantagens das operaes RISC. Os criadores de software relutam em converter seus programas para verses compiladas RISC quando ainda no h muitas pessoas usando PCs baseados em CISC
Prof. Dr. Carmelo J. A. Bastos Filho

E a??? Previses afirmam que o futuro dos processadores apontam para projetos RISC, e provavelmente eles estejam corretas.
Alguns fabricantes de computadores esto oferecendo processadores RISC para se projetarem como lderes em tecnologia. Eles executam os antigos programas CISC somente atravs da emulao de um processador CISC, o que acaba negando as vantagens do RISC
Prof. Dr. Carmelo J. A. Bastos Filho