DEGEM SYSTEMS

CURSO EB-133 Sequential Lgico

Manual del Estudiante

LECCINES DE LABORATORIO

TABLA DE CONTENIDO
Lesin 1 - Biestables RS I Lesin 2 - Biestables RS II Lesin 3 Enclavadors I Lesin 4 - Enclavadors II Lesin 5 - Biestables J-K I Lesin 6 - Biestables J-K II Lesin 7 Contador Asincronics J-K I Lesin 8 Contador Asincronics J-K II Lesin 9 - Biestables D I Lesin 10 - Biestables D II Lesin 11 Circuitos Sincronicos I Lesin 12 Circuitos Sincronicos II Lesin 13 Circuitos Sincronicos III Lesin 14 - Diagnostico de Fallas Preparacion Lesin 15 - Diagnostico - Prueba Lesin 16 - Maraton de Diagnostico 1-1 2-1 3-1 4-1 5-1 6-1 7-1 8-1 9-1 10-1 11-1 12-1 13-1 14-1 15-1 16-1

EB-133

1-1

LECCIN No. 1: BIESTABLES RS - I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Conocer la lgica del multivibrador biestable (flip-flop) RS basado en compuertas NOR. 2. Conocer la lgica del multivibrador biestable (flip-flop) RS basado en compuertas NAND. 3. Compilar las tablas de verdad a partir de mediciones. 4. Usar los diagramas de tiempo para determinar los estados de las entradas y salidas. DISCUSION Para refrescar sus conocimientos tericos, podr acceder a una resea terica. Para ello, oprima el icono de biblioteca. En cada leccin aparecer la resea correspondiente. Ud. podr hojear toda la resea si as lo desea mediante los iconos de flecha. Para volver a este curso, oprima el icono de puerta en la parte inferior de la pantalla. Los multivibradores biestables (llamados en ingls flip-flops) poseen dos estados estables, y pueden permanecer en cualquiera de stos hasta que un pulso externo los fuerza a cambiar de estado. El biestable es, de hecho, una memoria de un bit (esto es, puede almacenar un "cero" o un "uno" lgicos). Algunos biestables poseen dos salidas: una salida comn, o "no-invertida", Q. una salida invertida, Q'. Cuando usamos la expresin "salida del biestable", nos referimos a la salida no-invertida. Nota: En este curso usaremos la notacin A = A'

EB-133

1-2

AUTOEXAMEN Estudie el circuito de la figura:

Biestables RS 1. En un biestable NOR RS, el estado estacionario es: R = S = "0" R = "0", S = "1" R = "1", S = "0" R = S = "1" 2. El estado prohibido en el biestable RS NAND es: R' = S' = "1" R' = "0", S' = "1" R' = "1", S' = "0" R' = S' = "0" EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Tablero Maestro Plaqueta de circuito impreso EB-133

EB-133

1-3

PROCEDIMIENTO
1. Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique

la conexin. 2. Estudie el circuito de la figura:

Biestables RS 3. Conecte los cables de puenteo a A y B como se indica en la prxima pantalla. Con esto quedarn conectados los interruptores A y B a las entradas correspondientes. Los interruptores de dos posiciones suministran los estados lgicos "0" y "1" a las entradas de las compuertas. Conecte el circuito en la siguiente secuencia:

EB-133 4. Verifique que la fuente de alimentacin PUZ-2000 est encendida.

1-4

5. Use los interruptores A y B para llevar el estado de las entradas del biestable R-S NOR de "0" a "1". Una lmpara encendida indica un estado lgico "1". La entrada "Reset" est conectada al interruptor A y la entrada "Set" al interruptor B. Ambas entradas poseen lgica positiva. Complete el diagrama de tiempo de la figura, anotando las formas de onda en su cuaderno.

Diagrama de Tiempo - Biestable RS NOR 6. Complete la tabla de verdad de la siguiente figura para el biestable R-S NOR y defina la operacin del biestable. Use los siguientes cdigos: "0" - bajo, "1" - alto, "2" - no cambia. Operacin Retencin Puesta a 0 Puesta a 1 R 0 0 1 S 0 1 0 Q 0 1 0 Q' 1 0 1

Ilegal

Tabla de verdad - Biestable R-S NOR 7. Use los interruptores A y B para modificar los estados de las entradas del biestable R-S NAND.

EB-133

1-5

8. Complete, en su cuaderno, el diagrama de tiempo que comienza en la prxima pantalla. La lmpara F1 muestra el estado de la salida Q, y la salida F2 muestra el estado de la salida invertida, Q' ( Q ). La entrada de puesta a uno ( Set ) es conectada al interruptor A, y la entrada de puesta a cero ( Reset ) es conectada al interruptor B. Ambas entradas son del tipo "activo en estado bajo". Complete en su cuaderno el diagrama de tiempo.

Diagrama de Tiempo - Biestable R-S NAND

9.Complete la tabla de verdad de la siguiente figura (biestable R-S NAND). Use los siguientes cdigos: "0" - bajo, "1" - alto, "2" - no cambia. Operacin Retencin Puesta a 0 Puesta a 1 Ilegal R 0 0 1 1 S 0 1 0 1 Q 1 1 0 0 Q' 1 0 1 1

Tabla de verdad - Biestable R-S NAND

EB-133

2-1

LECCIN No. 2: BIESTABLES RS - II OBJETIVOS Esta leccin consta de un cuestionario, que trata acerca de los temas estudiados en la leccin anterior: Biestable R-S - I. PREGUNTAS de RESUMEN 1. Cmo se puede llevar un biestable RS (NOR) del estado Q = "0" al estado Q = "1"? S = R = "0". S = "0", R = "1". S = "1", R = "0". S = R = "1". 2. Cmo se puede cambiar la salida del biestable RS (NOR), si se halla en el estado Q = "1"? S = R = "0". S = "0", R = "1". S = "1", R = "0". S = R = "1". 3. Cmo se puede sacar al biestable RS (NAND) del estado Q = "1"? S=R="0". S="0", R="1". S="1", R="0". S=R="1". 4. Para retener el presente estado en un biestable RS NAND, debe hacerse: S = R = "0". S = "0", R = "1". S = "1", R = "0". S = R = "1". 5. La condicin de entradas prohibida en un biestable RS (NAND) es: S = R = "0". S = "0", R = "1".

S = "1", R = "0". S = R = "1".

EB-133 3-1

LECCIN No. 3: ENCLAVADORES - I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Comprender los principios de operacin del enclavador (latch). 2. Calcular la salida del enclavador. 3. Compilar la tabla de verdad del enclavador con base en los valores medidos.

4. Usar el diagrama de tiempos para deducir los estados de las entradas y salidas. DISCUSION Cuando G vale "0", la salida Q permanece enclavada en su valor actual. La seal de reloj (control) en la plaqueta EB-133 es tomada desde dos fuentes: un interruptor interno de reloj que selecciona nivel (alto o bajo) conectado por medio de los dos terminales de puenteo superiores un generador de reloj externo, conectado por medio de los dos terminales de puenteo inferiores.

EB-133

3-2

AUTOEXAMEN 1. Para retener el dato de salida, G debe ser: "0" "1" 2. Si G vale "1": Q = "0". Q = "1". Q = D. Q = D'. EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Tablero Maestro Plaqueta de circuito impreso EB-133

PROCEDIMIENTO
1. Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique

la conexin. 2. Estudie el circuito de la figura:

Conexiones del enclavador

EB-133

3-3

3. Conecte cinco cables de puenteo a los puntos A, B, C, D y CLK, como se muestra en la prxima pantalla, para poder comenzar el experimento. Los interruptores de dos posiciones A, B, C y D proveen estados lgicos ("0" "1") a las entradas. La entrada de reloj (CLK) hace las veces de entrada de control del enclavador (G). 4. Conecte el circuito del siguiente modo:

5. Use los interruptores A, B, C y D para fijar los valores de las entradas del enclavador. La lmpara se enciende para indicar un estado lgico "1". El interruptor CLK es usado como entrada de control. Otenga el diagrama de tiempos, y dibuje en su cuaderno las ondas obtenidas en las distintas salidas:

EB-133

3-4

6. Complete la siguiente tabla de verdad. Use los cdigos: "0" - bajo, "1" - alto, "2" - indiferente. G 0 0 1 1 D 0 1 0 1 Q3 0 0 0 0

Tabla de verdad del enclavador 7. Observe (en el diagrama de tiempo) que la salida Q sigue a la entrada D slo cuando la entrada de control G vale "1". Cuando G pasa a "0", la informacin en la salida es retenida. De all el nombre de "enclavador". Modo de Prctica En esta parte del experimento, el sistema EB-2000 efectuar cambios en el circuito. Ud. tiene la oportunidad de aplicar los conocimientos que adquiri en este experimento para determinar cul es la causa del cambio.

EB-133

3-5

8. Se insert una falla en el sistema. 9. Use los interruptores para completar el diagrama de tiempo. Anote los resultados en su cuaderno.

Diagrama de Tiempo 10. El error en el diagrama de tiempo es: D0 = "0". D0 = "1". D1 = "0". D1 = "1". D2 = "0". D2 = "1". D3 = "0". D3 = "1". G = "0". 11. Otro cambio fue introducido en el circuito.

EB-133

3-6

12. Complete el diagrama de tiempo, y cpielo en su cuaderno.

13. El error en este diagrama fue causado por: D0 = "0". D0 = "1". D1 = "0". D1 = "1". D2 = "0". D2 = "1". D3 = "0". D3 = "1". G = "0".

EB-133

4-1

LECCIN No. 4: ENCLAVADORES - II OBJETIVOS Esta leccin consta de un cuestionario, que trata acerca de los temas estudiados en la leccin anterior: Enclavadores - I. PREGUNTAS de RESUMEN 1. En un enclavador, se transfieren datos cuando: CLK es "1". CLK es "0". 2. Un enclavador de cuatro entradas puede ser usado como: Memoria de un bit. Memoria de 2 bits. Memoria de 4 bits. Memoria de 8 bits. 3. Si el reloj se halla en estado "0", y el estado de la entrada cambia, la salida: Cambiar. No cambiar. 4. El estado ilegal en el enclavador es: D = "0" , CLK = "0". D = "1" , CLK = "0". D = "1" , CLK = "1". No hay estados prohibidos.

EB-133

5-1

LECCIN No. 5: BIESTABLES J- K- I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Conocer la operacin del biestable J-K. 2. Completar la tabla de verdad con base en los valores medidos. 3. Analizar el diagrama de tiempo y determinar los estados de las entradas y salidas. DISCUSION El biestable J-K es til para armar contadores, ya que, si las entradas J y K se hallan en estado "1", cada pulso de reloj permuta el estado de la salida Q (de "0" a "1" y viceversa). Una cascada de biestables, donde la salida de cada biestable es conectada a la entrada de reloj del siguiente, constituye un contador asincrnico. AUTOEXAMEN 1. En un biestable JK, la condicin de estado estable es: J = K = "0". J = "0", K = "1". R = "1", S = "0" que causa J = "1", K = "0". J = K = "1". 2. Para que el biestable J-K opere en modo de basculamiento (toggle), las entradas deben valer: J = K = "0". J = "0", K = "1". R = "1", S = "0". J = K = "1".

EB-133

5-2

EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Plaqueta de circuito impreso EB-133 Tablero Maestro

PROCEDIMIENTO
1. Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique

la conexin. 2. Estudie el circuito de la figura:

Biestable J-K 3. Conecte A, B, C, y CLK a las entradas del biestable J-K como se muestra en la figura.

EB-133

5-3

4.

Use los interruptores A, B y C para modificar los estados del biestable J-K. La lmpara F1, que representa la salida Q, se enciende para indicar un estado lgico "1". El interruptor CLK controla la entrada de reloj (clock). La entrada S ( poner en "1" SET) pone la salida del biestable Q = "1". 5. Complete el diagrama de tiempo de la figura. Anote los resultados en su cuaderno. 6. Complete la tabla de verdad del biestable J-K. El trmino "Desc." en la tabla significa que el reloj debe activarse en su flanco descendente. Operacin Puesta a 1 Retencin Puesta a 0 Puesta a 1 Basculam. J X 0 0 1 1 K X 0 1 0 1 S 0 1 1 1 1 CLK X Desc. Desc. Desc. Desc. Q 1 0 0 1 0

Tabla de verdad - biestable J-K Use el cdigo: "2" - sin cambio; "3" - basculamiento. Nota: la entrada S se activa en estado bajo, es decir, con un "0".

LECCIN No. 6: BIESTABLES J- K- II OBJETIVOS Esta leccin consta de un cuestionario, que trata acerca de los temas vistos en la leccin anterior: Biestable J-K I. PREGUNTAS de RESUMEN 1. El biestable JK es activado: En los flancos ascendentes del reloj. En los flancos descendentes del reloj. Cuando CLK = "0". Cuando CLK = "1". 2. Si S = "0" (recordemos que esta entrada es invertida), la salida Q valdr "1": Cuando J y K valen "1". Cuando J y K valen "0". Cuando el reloj pasa de "1" a "0". Siempre (sin importar las otras entradas). 3. Si el reloj se halla enclavado en "0" o en "1", los cambios en la entrada __________ en la salida. se reflejan no se reflejan 4. En un biestable JK, el estado prohibido es: J = "0" , K = "0" , CLK = "0". J = "1" , K = "1" , CLK = "0". J = "1" , K = "1" , CLK = "1". No hay estados ilegales en el biestable JK.

EB-133

7-1

LECCIN No. 7: CONTADOR ASINCRONICO J- K- I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Determinar la salida de un contador asincrnico. 2. Completar las tablas de verdad con base en los valores medidos. 3. Completar las tablas de verdad con base en los valores medidos. 4. Analizar diagramas de tiempos y determinar el estado de los distintos componentes. DISCUSION El biestable J-K es til para armar contadores, ya que, si las entradas J y K se hallan en estado "1", cada pulso de reloj permuta el estado de la salida Q (de "0" a "1" y viceversa). Una cascada de biestables, donde la salida de cada biestable es conectada a la entrada de reloj del siguiente, constituye un contador asincrnico. AUTOEXAMEN 1. El estado del contador binario es 001. Tras el prximo pulso de reloj, el estado del contador valdr: 000 010 011 101 2. El estado actual de la salida de un contador binario descendente es 111. Tras el prximo pulso de reloj, el estado valdr: 000 110 011 101

EB-133

7-2

EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Plaqueta de circuito impreso EB-133 Tablero Maestro

PROCEDIMIENTO Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique la conexin.
1.

2. Estudie el circuito de la figura. En esta leccin se incluyen tres ejercicios relacionados con los contadores asincrnicos basados en biestables J-K. En la figura se puede apreciar un contador asincrnico ascendente.

Contador asincrnico ascendente J-K 3. Conecte los cables de puenteo como se indica. Este circuito cuenta en sentido ascendente los pulsos en la entrada de reloj del primer biestable J-K, y es por eso llamado contador ascendente.

EB-133

7-3

4. Use los interruptores A, B y C para llevar los estados de entrada del primer biestable J-K a modo de basculamiento (esto es, haga A=B=C="1"). 5. Use el interruptor CLK para variar el estado de la entrada de reloj, hasta completar el diagrama de tiempos de la prxima pantalla. Las lmparas se encienden para indicar "1" lgico. El interruptor CLK es usado para controlar la entrada de reloj del primer biestable J-K. Complete en su cuaderno el siguiente diagrama de tiempo.

Diagrama de Tiempo - Contador asincrnico J-K

EB-133

7-4

6.

Complete la tabla de verdad del contador. COUNT 0 1 2 3 4 5 6 7 Q1 0 1 0 1 0 0 1 0 Q2 0 0 1 1 1 0 0 1 Q3 0 0 0 0 1 0 0 0

Contador asincrnico ascendente J-K 7. Observe el diagrama de tiempo. Note que las salidas slo cambian en el flanco descendente del reloj. 8. En la segunda parte de este experimento, conectaremos un contador asincrnico descendente. 9. Estudie el circuito de la figura. Este circuito cuenta (en sentido descendente) los pulsos de reloj aplicados al primer biestable de la cadena.

Contador asincrnico descendente J-K

EB-133

7-5

10. Conecte el circuito del modo indicado. Lleve a A, B y C al estado lgico "1". 11. Use los resultados que obtuvo para completar en su cuaderno el diagrama de tiempo de la figura.

Circuito con detencin por fin de cuenta - diagrama de tiempo 12. Complete la tabla de verdad del contador. COUNT 0 1 2 3 4 5 6 7 Q3 1 0 0 1 0 1 1 1 Q2 1 0 1 0 0 1 0 0 Q1 1 0 0 1 1 0 1 1

Contador asincrnico descendente J-K

EB-133

7-6

13. En la tercera parte de este experimento, se incorpora una seal de detencin asincrnica ("fin de cuenta"). 14. Estudie el circuito de la figura:

Circuito con detencin por fin de cuenta 15. Conecte el circuito como se indica. Este circuito cuenta los pulsos de reloj aplicados al primer biestable. Cuando la cuenta llega a Q3Q2Q1= 101, el circuito deja de contar. 16. Desconecte el puente C, y conctelo al interruptor C. Lleve el estado del contador a Q3Q2Q1 = 000. Para habilitar el proceso, vuelva a colocar el puente C donde se hallaba anteriormente. 17. Use el interruptor de reloj (CLK) para completar el diagrama de tiempo en su cuaderno.

Circuito con detencin por fin de cuenta - diagrama de tiempo

EB-133

7-7

18. Complete la tabla de verdad del contador. COUNT Q3 Q2 Q1 0 0 0 0 1 0 1 1 2 1 0 0 3 1 0 1 4 1 0 1 5 1 0 1 Circuito con detencin por fin de cuenta Modo de Prctica En esta parte del experimento, el sistema EB-2000 efectuar cambios en el circuito. Esta es una oportunidad de aplicar los conocimientos que adquiri en este experimento para determinar la causa de las fallas. El circuito ha sufrido una modificacin.
19. Desconecte el cable de puenteo C y conctelo al interruptor C. Lleve

el estado del contador a: Q3Q2Q1 = 000 y luego restaure la conexin anterior de C para poder iniciar la cuenta. 20. Use el interruptor CLK para completar el diagrama de tiempos de la figura. Copie los resultados en su cuaderno.

EB-133

7-8

21. Las ondas anormales son: Q1, Q2. Q1, Q3. Q2. Q2, Q3. 22. El circuito sufri otro cambio. Complete en su cuaderno el diagrama de tiempo. 23. La seal (o seales) con forma de onda anormal (es) (son): Q1, Q2. Q3. Q2. Q2, Q3.

EB-133

8-1

LECCIN No. 8: CONTADOR ASINCRONICO J- K- II OBJETIVOS Esta leccin consta de un cuestionario, que trata acerca de los temas estudiados en la leccin anterior: Contador Asincrnico J-K - I. PREGUNTAS de RESUMEN 1. En un biestable conectado directamente al reloj, la salida Q: Cambia en cada flanco del reloj. Cambia slo en los flancos descendentes del reloj. Cambia slo en los flancos ascendentes del reloj. 2. El ritmo de cambio ms rpido se aprecia en la salida de: Q1 Q2 Q3 3. Al conectar biestables JK para armar un contador, las entradas de los biestables deben valer: J = K = "0". J = "0", K = "1". J = "1", K = "0". J = K = "1". 4. Al conectar un contador asincrnico ascendente: La salida Q es conectada al CLK del siguiente biestable. La salida invertida es conectada al CLK del siguiente biestable. Todas las entradas de reloj son conectadas al reloj maestro. 5. Al conectar un contador asincrnico descendente: La salida Q es conectada al CLK del siguiente biestable. La salida invertida es conectada al CLK del siguiente biestable. Todas las entradas de reloj son conectadas al reloj maestro. 6. Si se conecta un circuito de detencin por fin de cuenta, el nmero de estados posibles de salida: Crece.

Decrece. No cambia.
EB-133 9-1

LECCIN No. 9: BIESTABLES D - I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Conocer la operacin del biestable (flip-flop) tipo D. 2. Compilar la tabla de verdad con base en mediciones. 3. Analizar diagramas de tiempo y determinar el estado de los distintos componentes. DISCUSION Los biestables tipo D son similares al enclavador que ya hemos visto. Este biestable transfiere el valor de la entrada de datos (D) a la salida durante las transiciones (positivas o negativas, segn se fije) del reloj. Entre transiciones de igual signo, la salida permanece constante. El EB-133 incluye biestables que se disparan en el flanco negativo de la seal de reloj. AUTOEXAMEN 1. En un biestable tipo D, cuando el reloj completa una transicin, se observa: D = Q. D = Q'. D = "0". D = "1". 2. Si la salida Q de un biestable tipo D vale "0", cmo lo llevaremos a "1"? Haremos D = 1. El cambio se producir en la transicin ascendente del reloj., Haremos D = Q'. El cambio se producir en la transicin ascendente del reloj.

Haremos D = Q'. El cambio se producir en la transicin descendente del reloj. Las dos primeras respuestas son correctas.
EB-133 9-2

EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Plaqueta de circuito impreso EB-133 Tablero Maestro

PROCEDIMIENTO
1. Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique

la conexin. 2. Estudie el circuito de la figura:

Biestable tipo D 3. Conecte los cables de puenteo del modo mostrado. A y C controlan las entradas D y de puesta a cero (RESET). La entrada de puesta a uno (SET) es conectada internamente al interruptor B.

EB-133

9-3

4. Use los interruptores A, B, C y CLK para cambiar las entradas del biestable. La lmpara representa la salida Q1, y se enciende para indicar un estado lgico "1". El interruptor CLK controla la entrada de reloj (clock). 5. Complete el diagrama de tiempo de la figura, y dibuje este diagrama en su cuaderno.

Biestable D - diagrama de tiempo

EB-133

9-4

6. Complete la tabla de verdad de la figura para definir la operacin del biestable. Use: "2" - puesta a uno (set); "3" - puesta a cero (reset). Operacin Puesta a 1 Puesta a 0 S 0 1 1 1 R 1 0 1 1 D1 X X 0 1 CLK X X Ascen. Ascen. Q1 1 0 0 1 Q' 0 1 1 0

Biestable D - tabla de verdad Modo de prctica En esta parte del experimento, el sistema EB-2000 efectuar cambios en el circuito. Ud. tiene una oportunidad de aplicar los conocimientos que adquiri en este experimento. Determine dnde radica la anomala. 7. El circuito del biestable tipo D sufrir una alteracin. 8. Use los interruptores para completar la tabla de verdad: S 0 1 1 1 R 1 0 1 1 D1 X X 0 1 CLK X X Ascen. Ascen. Q1 1 0 0 0 Q' 1 1 1 1

Tabla de verdad 9. La causa del cambio en la tabla de verdad es: D1 = "0". D1 = "1". R = "0". R = "1". S = "0". S = "1". Q1 = "0".

Q1 = "1".
EB-133 10-1

LECCIN No. 10: BIESTABLES D - II OBJETIVOS Esta leccin consta de un cuestionario, que trata acerca de los temas estudiados en la leccin precedente: Biestables D - I. PREGUNTAS de RESUMEN 1. El biestable D transfiere datos de D a Q: En las transiciones ascendentes. En las transiciones descendentes. Cuando CLK = "0". Cuando CLK = "1". 2. Si S = "0", la salida Q vale "1" cuando: La entrada D est en estado "1". La entrada D est en estado "0". Ocurre un flanco descendente del reloj. Siempre (sin depender de las otras entradas). 3. Si el reloj se enclava en "0" o en "1", los cambios en la entrada D _______ en la salida. Sern copiados No sern copiados 4. En un biestable D, el estado ilegal es: S = "0" , R = "0" , CLK = "0". S = "1" , R = "1" , CLK = "0". S = "1" , R = "1" , CLK = "1". No hay estados ilegales en el biestable D.

EB-133

11-1

LECCIN No. 11: CIRCUITOS SINCRONICOS - I OBJETIVOS Tras completar esta leccin, Ud. ser capaz de: 1. Determinar los estados de salida del contador sincrnico. 2. Compilar la tabla de verdad con base en mediciones. 3. Analizar diagramas de tiempo y determinar el estado de los distintos componentes. DISCUSION Puede construirse un contador sincrnico por medio de biestables tipo D. La salida Q de cada biestable debe ser conectada a la entrada D del siguiente. En los contadores sincrnicos, todas las entradas CLK son conectadas a un reloj comn. AUTOEXAMEN 1. El estado de un contador binario ascendente de cuatro bits es 0101. Tras el prximo pulso de reloj, el estado valdr: 1000 0110 0111 0100 2. Un contador binario de 4 bits posee ___ estados de salida. 4 8 16 32 EQUIPO Para realizar este experimento, se precisa el siguiente equipo: Bastidor PUZ-2000 Plaqueta de circuito impreso EB-133 Tablero Maestro

EB-133

11-2

PROCEDIMIENTO
1. Deslice el EB-133 en las guas de plaqueta del PUZ-2000, y verifique

la conexin. 2. Estudie el circuito de la figura. En esta leccin realizar tres ejercicios relacionados con contadores sincrnicos basados en el biestable D.

Circuito sincrnico con biestable D 3. En la primera parte de este experimento usaremos el circuito mostrado en la pantalla anterior. El diagrama de conexin representa un circuito sincrnico. Este circuito genera una secuencia sincrnica que incluye 15 estados diferentes. 4. Conecte las entradas A, C y CLK del modo mostrado. Lleve a "0" el interruptor A , y lleve B y C a "1". Aplique pulsos de reloj hasta que los cuatro biestables queden puestos a cero. 5. Ponga el interruptor A en "1", y aplique un pulso de reloj para que el primer biestable quede en "1". Desconecte el cable de puenteo A y conecte dicho cable a la salida de la compuerta 9. En este circuito, el estado de las salidas cambia (sincrnicamente), segn van llegando los pulsos de reloj a las entradas CLK de los biestables.

EB-133

11-3

6. Modifique la entrada de reloj usando el interruptor CLK para completar el diagrama de tiempo. Grafique este diagrama en su cuaderno. (Las lmparas se encienden para indicar un "1" lgico. El interruptor CLK controla la entrada de reloj del primer biestable D.)

Circuito sincrnico - diagrama de tiempo

EB-133

11-4

7. Complete la tabla de verdad del contador. Cuenta 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Q4 0 0 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 1 1 0 Q3 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 1 0 1 Q2 1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 1 0 1 0 Q1 0 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 1 0 1 0 1

D-FF Synchronous Circuit - Truth Table 8. Observe el diagrama de tiempo y note que las salidas Q slo cambian en el flanco ascendente del reloj. 9. En la segunda parte de este experimento, Ud. modificar las conexiones para armar un contador cclico ("de anillo") sincrnico, como el mostrado en la figura.

EB-133

11-5

Contador sincrnico cclico 10. Conecte los cordones de puenteo a las entradas A, C y de reloj, como se muestra en la figura.

11. Lleve a "0" el interruptor A, y lleve los interruptores B y C a "1". Aplique varios pulsos de reloj, hasta que los cuatro biestables queden puestos a cero. Desconecte el cable de puente A y conecte el cable de realimentacin (entre Q4 y la entrada D1), como se muestra en la figura. Este circuito hace "rotar" la informacin aplicada al primer biestable tras cada pulso de reloj, y por eso se lo conoce como contador cclico.

EB-133

11-6

12. Lleve momentneamente el interruptor B a "0" y de nuevo a "1". Aplique los pulsos de reloj indicados en la figura. Complete el diagrama de tiempo y cpielo en su cuaderno.

Diagrama de Tiempo - Contador cclico sincrnico 13. Complete la tabla de verdad del contador. Cuenta 1 2 3 4 5 6 7 8 Q4 0 0 1 0 0 0 1 0 Q3 0 1 0 0 0 1 0 0 Q2 1 0 0 0 1 0 0 0 Q1 0 0 0 1 0 0 0 1

Contador cclico sincrnico - Tabla de verdad