Qu es un bus informtico?

Artculo Tabla de contenidos

Compartir

Introduccin al concepto de bus

Se denomina bus, en informtica, al conjunto de conexiones fsicas (cables, placa de circuito impreso, etc.) que pueden compartirse con mltiples componentes de hardware para que se comuniquen entre s. El propsito de los buses es reducir el nmero de rutas necesarias para la comunicacin entre los distintos componentes, al realizar las comunicaciones a travs de un solo canal de datos. sta es la razn por la que, a veces, se utiliza la metfora "autopista de datos".

En el caso en que slo dos componentes de hardware se comuniquen a travs de la lnea, podemos hablar de puerto hardware ( puerto serial o puerto paralelo).

Caractersticas de un bus
Un bus se caracteriza por la cantidad de informacin que se transmite en forma simultnea. Este volumen se expresa en bits y corresponde al nmero de lneas fsicas mediante las cuales se enva la informacin en forma simultnea. Un cable plano de 32 hilos permite la transmisin de 32 bits en paralelo. El trmino "ancho" se utiliza para designar el nmero de bits que un bus puede transmitir simultneamente. Por otra parte, la velocidad del bus se define a travs de su frecuencia (que se expresa en Hercios o Hertz), es decir el nmero de paquetes de datos que pueden ser enviados o recibidos por segundo. Cada vez que se envan o reciben estos datos podemos hablar de ciclo. De esta manera, es posible hallar la velocidad de transferencia mxima del bus (la cantidad de datos que puede transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia. Por lo tanto, un bus con un ancho de 16 bits y una frecuencia de 133 MHz, tiene una velocidad de transferencia de:

16 * 133.106 = 2128*106 bit/s, o 2128*106/8 = 266*106 bytes/s o 266*106 /1000 = 266*103 KB/s o 259.7*103 /1000 = 266 MB/s

Subconjunto de un bus
En realidad, cada bus se halla generalmente constituido por entre 50 y 100 lneas fsicas distintas que se dividen a su vez en tres subconjuntos:

El bus de direcciones, (tambin conocido como bus de memoria) transporta las direcciones de memoria al que el procesador desea acceder, para leer o escribir datos. Se trata de un bus unidireccional. El bus de datos transfiere tanto las instrucciones que provienen del procesador como las que se dirigen hacia l. Se trata de un bus bidireccional. El bus de control (en ocasiones denominado bus de comando) transporta las rdenes y las seales de sincronizacin que provienen de la unidad de control y viajan hacia los distintos componentes de hardware. Se trata de un bus bidireccional en la medida en que tambin transmite seales de respuesta del hardware.

Los buses principales

Por lo general, dentro de un equipo, se distinguen dos buses principales:

el bus interno o sistema (que tambin se conoce como bus frontal o FSB). El bus interno permite al procesador comunicarse con la memoria central del sistema (la memoria RAM). el bus de expansin (llamado algunas veces bus de entrada/salida) permite a diversos componentes de la placa madre (USB, puerto serial o paralelo, tarjetas insertadas en conectores PCI, discos duros, unidades de CD-ROM y CD-RW, etc.) comunicarse entre s. Sin embargo, permite principalmente agregar nuevos dispositivos por medio de las ranuras de expansin que estn a su vez conectadas al bus de entrada/salida.

El conjunto de chips
El conjunto de chips es el componente que enva datos entre los distintos buses del equipo para que todos los componentes que forman el equipo puedan a su vez comunicarse entre s. Originalmente, el conjunto de chips estaba compuesto por un gran nmero de chips electrnicos (de all su nombre). Por lo general, presenta dos componentes:

El Puente Norte (que tambin se conoce como controlador de memoria, se encarga de controlar las transferencias entre el procesador y la memoria RAM. Se encuentra ubicado fsicamente cerca del procesador. Tambin se lo conoce como GMCH que significa Concentrador de controladores grficos y de memoria. El Puente Sur (tambin denominado controlador de entrada/salida o controlador de expansin) administra las comunicaciones entre los distintos

dispositivos perifricos de entrada-salida. Tambin se lo conoce como ICH (Concentrador controlador de E/S). Por lo general, se utiliza el trmino puente para designar un componente de interconexin entre dos buses.

Es interesante tener en cuenta que para que dos buses se comuniquen entre si, deben poseer el mismo ancho. Esto explica por qu los mdulos de memoria RAM a veces deben instalarse en pares (por ejemplo, los primeros chips Pentium que tenan buses de procesador de 64 bits, necesitaban dos mdulos de memoria con un ancho de 32 bits cada uno). A continuacin encontrar una tabla con las especificaciones relativas a los buses ms comunes: Ancho de Ancho del Velocidad del banda bus (bits) bus (MHz) (MB/seg.) 8 8,3 7,9 16 8,3 15,9 8,3 33 33 66 66 66x2 31,8 127,2 127,2 508,6 254,3 528

Norma

ISA 8 bits ISA 16 bits Arquitectura estndar industrial extendida (EISA, Extended Industry Standard 32 Architecture) Bus local VESA (VESA Local Bus) 32 PCI 32 bits 32 PCI 64 bits 2,1 64 AGP 32 AGP (Modo x2) 32

AGP (Modo x4) 32 66x4 1056 AGP (Modo x8) 32 66x8 2112 ATA33 16 33 33 ATA100 16 50 100 ATA133 16 66 133 ATA serial (S-ATA, Serial ATA) 1 180 ATA serial II (S-ATA2, Serial ATA II) 2 380 USB 1 1,5 USB 2,0 1 60 FireWire 1 100 FireWire 2 1 200 SCSI-1 8 4,77 5 SCSI-2 - Fast 8 10 10 SCSI-2 - Wide 16 10 20 SCSI-2 - Fast Wide 32 bits 32 10 40 SCSI-3 - Ultra 8 20 20 SCSI-3 - Ultra Wide 16 20 40 SCSI-3 Ultra 2 8 40 40 SCSI-3 - Ultra 2 Wide 16 40 80 SCSI-3 - Ultra 160 (Ultra 3) 16 80 160 SCSI-3 - Ultra 320 (Ultra 4) 16 80 DDR 320 SCSI-3 - Ultra 640 (Ultra 5) 16 80 QDR 640 ltima actualizacin el jueves, 16 de octubre de 2008, 15:43:29 por Jeff

BUS: Estructura de interconexin en un sistema computacional

Enviado por idei Anuncios Google Free Design Custom USB Free Design Custom USB Drives Your One Stop USB Drives Supplier www.zlxusb.com SAB North America Wire and Cable Manufacturer Produced in Germany www.sabcable.com 50DN Parts SuperStore Kirk's Bus and Transit Coach Parts InStock! 50DN Floater Insulator kit stores.ebay.com/Kirks-Auto-Bus-And-

Un sistema computacional es un sistema complejo que puede llegar a estar constituido por millones de componentes electrnicos elementales. Esta naturaleza multinivel de los sistemas complejos es esencial para comprender tanto su descripcin como su diseo. En cada nivel se analiza su estructura y su funcin en el sentido siguiente: Estructura: La forma en que se interrelacionan las componentes

Funcin: La operacin de cada componente individual como parte de la estructura Por su particular importancia se considera la estructura de interconexin tipo bus. BUS INTRODUCCIN A pesar de que el bus tiene una significacin muy elemental en la forma de funcionamiento de un sistema de ordenador, el desarrollo del bus del PC representa uno de los captulos ms oscuros en la historia del PC. Aunque lBM intent conseguir un sistema abierto y de hacer pblica todo tipo de informacin, interrumpi la documentacin de los pasos exactos de las seales del bus, seguramente bajo el supuesto de que nadie necesitara esta informacin. EI bus representa bsicamente una serie de cables mediante los cuales pueden cargarse datos en la memoria y desde all transportarse a la CPU. Por as decirlo es la autopista de los datos dentro del PC ya que comunica todos los componentes del ordenador con el microprocesador. El bus se controla y maneja desde la CPU. El objetivo de conectar una tarjeta a un bus de expansin es que sta funcione como si estuviera directamente conectada al procesador. Con el fin de hacer factible estas caractersticas el bus de expansin XT presentaba el mismo ancho de bus (8 bits) y operaba a la misma velocidad de reloj (4.77 MHz) que el propio procesador 8088. Con la evolucin de los procesadores tambin hubo una revolucin en los buses que se haban quedado obsoletos. As cuando en 1984 IBM presenta el PC AT (con el procesador Intel 80286) se rompi la aparentemente inquebrantable relacin entre bus y microprocesador. Aunque en la practica el reloj del procesador de un AT funciona a la misma velocidad que su reloj de bus, IBM haba abierto la puerta a la posibilidad de que este ltimo fuese ms rpido que el reloj del bus. As pues el bus que incorpor el AT fue de un ancho de banda de 16 bits funcionando a 8.33 Mhz. Este enfoque de diseo no oficial se denomin oficialmente ISA (Industry Standard Arquitecture) en 1988. Puesto que el bus ISA ofreca algunas limitaciones En IBM se desarroll otro tipo de bus que funcionaba a 10 Mhz y que soportaba un ancho de banda de 32 bits. Este bus se monto en la gama PS/2. El gran problema de este bus es que no era compatible con los anteriores y necesitaba de tarjetas de expansin especialmente diseadas para su estructura. Como el mercado necesitaba un bus compatible ISA que fuese ms rpido, la mayora de fabricantes establecieron las especificaciones del bus EISA (Extended ISA) que ensanchaba la ruta de datos hasta 32 bits, sin embargo la necesidad de compatibilidad con ISA hizo que este nuevo bus tuviese que cargar con la velocidad bsica de transferencia de ISA (8.33 Mhz). Pero la gran revolucin estaba por llegar. Por un lado los procesadores Intel 80486 y por otro la invasin en el mercado de los sistemas grficos como Windows hicieron necesario la aparicin de un nuevo tipo de bus que estuviese a la altura de estos hitos. Al manejarse grficos en color se producan grandes cuellos de botella al pasar del procesador al bus ISA (el 80486 funcionaba a 33 Mhz y el bus ISA a 8.33 Mhz). La solucin era enlazar el adaptador grfico y otros perifricos seleccionados directamente al microprocesador. Es aqu donde surgen los buses locales. Fue VESA ( un organismo de estandarizacin de dispositivos de vdeo) quin present el primer tipo de bus local. Se le llamo VESA LOCAL BUS (VLB). Este tipo de bus revolucion el mercado ya que permita una velocidad de 33 Mhz pudindose alcanzar una mxima de 50 Mhz y su ancho de banda era de 32 bits (aunque en su especificacin 2.0 se alcanzan los 64 bits). En el ao 1992 Intel present un nuevo bus local llamado PCI, que aunque no mejor el rendimiento del VLB, super las carencias que presentaba este bus que estaba orientado al diseo

de los procesadores 80486. As pues el PCI se desarroll como un bus de futuro. La velocidad de este bus era inicialmente de 20 Mhz y funcionaba a 32 bits, aunque en la actualidad su velocidad de transferencia alcanza los 33 Mhz y su ancho de banda llega hasta los 64 bits. Otra caracterstica de este tipo de bus es la posibilidad de que se le conecten tarjetas que funcionen a distintos voltajes. FUNCIONAMIENTO En el bus se encuentran dos pistas separadas, el bus de datos y el bus de direcciones. La CPU escribe la direccin de la posicin deseada de la memoria en el bus de direcciones accediendo a la memoria, teniendo cada una de las lneas carcter binario. Es decir solo pueden representar 0 o 1 y de esta manera forman conjuntamente el numero de la posicin dentro de la memoria (es decir: la direccin). Cuanto mas lneas haya disponibles, mayor es la direccin mxima y mayor es la memoria a la cual puede dirigirse de esta forma. En el bus de direcciones original haban ya 20 direcciones, ya que con 20 bits se puede dirigir a una memoria de 1 MB y esto era exactamente lo que corresponda a la CPU. Esto que en le teora parece tan fcil es bastante mas complicado en la prctica, ya que aparte de los bus de datos y de direcciones existen tambin casi dos docenas ms de lneas de seal en la comunicacin entre la CPU y la memoria, a las cuales tambin se acude. Todas las tarjetas del bus escuchan, y se tendr que encontrar en primer lugar una tarjeta que mediante el envo de una seal adecuada indique a la CPU que es responsable de la direccin que se ha introducido. Las dems tarjetas se despreocupan del resto de la comunicacin y quedan a la espera del prximo ciclo de transporte de datos que quizs les incumba a ellas.
PROCESADOR Bus de direcciones 8086 8088 80186 80188 80286 80386 SX 80386 DX 80486 DX 80486 SX PENTIUM PENTIUM PRO 20 20 20 20 24 32 32 32 32 32 32 Bus de datos 16 8 16 8 16 16 32 32 32 64 64

Este mismo concepto es tambin la razn por la cual al utilizar tarjetas de ampliacin en un PC surgen problemas una y otra vez, si hay dos tarjetas que reclaman para ellas el mismo campo de direccin o campos de direccin que se solapan entre ellos. Los datos en si no se mandan al bus de direcciones sino al bus de datos. El bus XT tena solo 8 bits con lo cual slo poda transportar 1 byte a la vez. Si la CPU quera depositar el contenido de un registro de 16 bits o por valor de 16 bits, tena que desdoblarlos en dos bytes y efectuar la transferencia de datos uno detrs de otro. De todas maneras para los fabricantes de tarjetas de ampliacin, cuyos productos deben atenderse a este protocolo, es de una importancia bsica la regulacin del tiempo de las seales del bus, para poder trabajar de forma inmejorable con el PC. Pero precisamente este protocolo no ha sido nunca publicado por lBM con lo que se obliga a los fabricantes a medir las seales con la ayuda de tarjetas ya existentes e imitarlas. Por lo tanto no es de extraar que se pusieran en juego tolerancias que dejaron algunas tarjetas totalmente eliminadas. ESTRUCTURACIN DE LOS BUSES Existen dos organizaciones fsicas de operaciones E/S que tienen que ver con los buses que son: Bus nico Bus dedicado La primera gran diferencia entre estas dos tipos de estructuras es que el bus nico no permite un controlador DMA (todo se controla desde la CPU), mientras que el bus dedicado si que soporta este controlador. El bus dedicado trata a la memoria de manera distinta que a los perifricos (utiliza un bus especial) al contrario que el bus nico que los considera a ambos como posiciones de memoria (incluso equipara las operaciones E/S con las de lectura/escritura en memoria). Este bus especial que utiliza el bus dedicado tiene 4 componentes fundamentales: Datos: Intercambio de informacin entre la CPU y los perifricos. Control: Lleva informacin referente al estado de los perifricos (peticin de interrupciones). Direcciones: Identifica el perifrico referido. Sincronizacin: Temporiza las seales de reloj. La mayor ventaja del bus nico es su simplicidad de estructura que le hace ser ms econmico, pero no permite que se realice a la vez transferencia de informacin entre la memoria y el procesador y entre los perifricos y el procesador. Por otro lado el bus dedicado es mucho ms flexible y permite transferencias simultneas. Por contra su estructura es ms compleja y por tanto sus costes son mayores. EL BUS XT y EL BUS ISA (AT) Cuando en 1980 IBM fabric su primer PC, este contaba con un bus de expansin conocido como XT que funcionaba a la misma velocidad que los procesadores Intel 8086 y 8088 (4.77 Mhz). El ancho de banda de este bus (8 bits) con el procesador 8088 formaba un tandem perfecto, pero la ampliacin del bus de datos en el 8086 a 16 bits dejo en entredicho este tipo de bus (aparecieron los famosos cuellos de botella). Dada la evolucin de los microprocesadores el bus del PC no era ni mucho menos la solucin para una comunicacin fluida con el exterior del micro. En definitiva no poda hablarse de una autopista de datos en un PC cuando esta slo tena un ancho de 8 bits. Por lo tanto con la introduccin del AT

apareci un nuevo bus en el mundo del PC, que en relacin con el bus de datos tena finalmente 16 bits (ISA), pero que era compatible con su antecesor. La nica diferencia fue que el bus XT era sncrono y el nuevo AT era asncrono. Las viejas tarjetas de 8 bits de la poca del PC pueden por tanto manejarse con las nuevas tarjetas de 16 bits en un mismo dispositivo. De todas maneras las tarjetas de 16 bits son considerablemente ms rpidas, ya que transfieren la misma cantidad de datos en comparacin con las tarjetas de 8 bits en la mitad de tiempo (transferencia de 16 bits en lugar de transferencia de 8 bits). No tan solo se ampli el bus de datos sino que tambin se ampli el bus de direcciones, concretamente hasta 24 bits, de manera que este se poda dirigir al AT con memoria de 16 MB. Adems tambin se aument la velocidad de cada una de las seales de frecuencia, de manera que toda la circulacin de bus se desarrollaba ms rpidamente. De 4.77 Mhz en el XT se pas a 8.33 Mhz. Como consecuencia el bus forma un cuello de botella por el cual no pueden transferirse nunca los datos entre la memoria y la CPU lo suficientemente rpido. En los discos duros modernos por ejemplo, la relacin (ratio) de transferencia de datos ya es superior al ratio del bus. A las tarjetas de ampliacin se les ha asignado incluso un freno de seguridad, concretamente en forma de una seal de estado de espera (wait state), que deja todava mas tiempo a las tarjetas lentas para depositar los datos deseados en la CPU. Especialmente por este motivo el bus AT encontr sucesores de ms rendimiento en Micro Channel y en el Bus EISA, que sin embargo, debido a otros motivos, hasta ahora no se han podido introducir en el mercado. La coexistencia hoy en da de tarjetas de ampliacin de 8 bits y de tarjetas de ampliacin de 16 bits es problemtica mientras el campo de direcciones, del cual estas tarjetas son responsables, se encuentre en cualquier rea de 128 KB. El dilema empieza cuando una tarjeta de 16 bits debe sealizar mediante una lnea de control al principio de una transferencia de datos, que ella puede recoger una palabra de 16 bits del bus y que al contrario de una tarjeta de 8 bits no tiene que desdoblar la transferencia en dos bytes. Sin embargo esta seal la tiene que mandar en un momento en el que todava no puede saber que la direccin del bus de datos se refiere verdaderamente a ella y que por tanto tiene la obligacin de contestar. Ya que de las 24 lneas de direccin que contienen la direccin deseada, hasta este momento slo estn inicializadas correctamente las lneas A17 hasta A23, con lo cual la tarjeta reconoce slo los bits 17 hasta 23 de la direccin. Estos sin embargo cubren siempre un rea completa de 128 KB, independientemente de lo que pueda haber en los bits de direccin 0 hasta 16. La tarjeta en este momento slo sabe si la direccin de la memoria se encuentre en el rea entre 0 y 127 KB, 128 y 255, etc. Si en este momento la tarjeta de 16 bits manda por tanto una seal para una transmisin de 16 bits, hablar de esta forma por el resto de las tarjetas que se encuentren dentro de este rea. Esto podr notarse acto seguido ya que una vez tambin hayan llegado al bus los bits de direccin 0 a 16, quedar claro cual es la tarjeta a la cual realmente se estaba dirigiendo. Si realmente se trata de una tarjeta de 16 bits todo ir bien. Pero si se estaba dirigiendo a una tarjeta de 8 bits, la tarjeta de 16 bits se despreocupa del resto de la transferencia y deja la tarjeta de 8 bits a su propia suerte. sta no podr resolver la transferencia ya que est configurada slo para transmisiones de 8 bits. En cualquier caso el resultado ser una funcin de error de la tarjeta de ampliacin.
Conector Funcin

B1 B-13 B-14 B21-B25 A1-A13 D1-D18 C1-C18

Tierra Escritura E/S Lectura E/S Interrupciones entre 7-3 Mira si E/S preparado y enva los datos a direcciones Hace peticiones y reconocimiento de DMA Desbloquea las Direcciones y pasa los datos a mem.

BUS MICRO CHANNEL (MCA) Vistas las limitaciones que tena el diseo del bus ISA en IBM se trabaj en un nueva tecnologa de bus que comercializ con su gama de ordenadores PS/2. El diseo MCA (Micro Channel Arquitecture) permita una ruta de datos de 32 bits, ms ancha, y una velocidad de reloj ligeramente ms elevada de 10 Mhz, con una velocidad de transferencia mxima de 20 Mbps frente a los 8 Mbps del bus ISA. Pero lo que es ms importante el novedoso diseo de bus de IBM incluy un circuito de control especial a cargo del bus, que le permita operar independientemente de la velocidad e incluso del tipo del microprocesador del sistema. Bajo MCA, la CPU no es ms que uno de los posibles dispositivos dominantes del bus a los que se puede acceder para gestionar transferencias. La circuitera de control, llamada CAP (punto de decisin central), se enlaza con un proceso denominado control del bus para determinar y responder a las prioridades de cada uno de los dispositivos que dominan el bus. Para permitir la conexin de ms dispositivos, el bus MCA especifica interrupciones sensibles al nivel, que resultan ms fiables que el sistema de interrupciones del bus ISA. De esta forma es posible compartir interrupciones. Pero adems se impusieron estndares de rendimiento superiores en las tarjetas de expansin. Es cierto que el progreso conlleva un precio: La nueva arquitectura de IBM es totalmente incompatible con las tarjetas de expansin que se incluyen en el bus ISA. Esto viene derivado de que los conectores de las tarjetas de expansin MCA eran ms pequeos que las de los buses ISA. De esto se pueden sacar dos conclusiones. Por un lado el coste de estas tarjetas era menor y por otro ofreca un mayor espacio interior en las pequeas cajas de sobremesa. Las seales del bus estaban reorganizadas de forma que se introduca una seal de tierra cada 4 conectores. De esta forma se ayudaba a reducir las interferencias. EISA (Extended ISA) El principal rival del bus MCA fue el bus EISA, tambin basado en la idea de controlar el bus desde el microprocesador y ensanchar la ruta de datos hasta 32 bits. Sin embargo EISA mantuvo compatibilidad con las tarjetas de expansin ISA ya existentes lo cual le obligo a funcionar a una velocidad de 8 Mhz (exactamente 8.33). Esta limitacin fue a la postre la que adjudico el papel de estndar a esta arquitectura, ya que los usuarios no vean factible cambiar sus antiguas tarjetas ISA por otras nuevas que en realidad no podan aprovechar al 100%.

Su mayor ventaja con respecto al bus MCA es que EISA era un sistema abierto, ya que fue desarrollado por la mayora de fabricantes de ordenadores compatibles PC que no aceptaron el monopolio que intent ejercer IBM. Estos fabricantes fueron: AST, Compaq, Epson, Hewlett Packard, NEC, Olivetti, Tandy, Wyse y Zenith. Esta arquitectura de bus permite multiproceso, es decir, integrar en el sistema varios buses dentro del sistema, cada uno con su procesador. Si bien esta caracterstica no es utilizada ms que por sistemas operativos como UNIX o Windows NT. En una mquina EISA, puede haber al mismo tiempo hasta 6 buses principales con diferentes procesadores centrales y con sus correspondientes tarjetas auxiliares. En este bus hay un chip que se encarga de controlar el trfico de datos sealando prioridades para cada posible punto de colisin o bloqueo mediante las reglas de control de la especificacin EISA. Este chip recibe el nombre de Chip del Sistema Perifrico Integrado (ISP). Este chip acta en la CPU como un controlador del trfico de datos. El motivo para que ni MCA ni EISA hayan sustituido por completo a ISA es muy sencillo: Estas alternativas aumentaban el coste del PC (incluso ms del 50%) y no ofrecan ninguna mejora evidente en el rendimiento del sistema. Es ms, en el momento en que se presentaron estos buses (1987-1988) esta superioridad en el rendimiento no resultaba excesivamente necesaria: Muy pocos dispositivos llegaban a los lmites del rendimiento del bus ISA ordinario. LOCAL BUS Teniendo en cuenta las mencionadas limitaciones del bus AT y la infalibilidad de los buses EISA y MCA para asentarse en el mercado, en estos aos se han ideado otros conceptos de bus. Se inici con el llamado Vesa Local Bus (VL-Bus), que fue concebido y propagado independientemente por el comit VESA, que se propuso el definir estndares en el mbito de las tarjetas grficas y as por primera vez y realmente tuviera poco que ver con el diseo del bus del PC. Fueron y son todava las tarjetas grficas quienes sufren la menor velocidad del bus AT. Por eso surgi, en el Comit VESA, la propuesta para un bus ms rpido que fue el VESA Local Bus. Vesa Local Bus Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISA sino que lo complementa. Un PC con bus VL dispone para ello de un bus ISA y de las correspondientes ranuras (slots) para tarjetas de ampliacin. Adems, en un PC con bus VL puede haber, sin embargo, una, dos o incluso tres ranuras de expansin, para la colocacin de tarjetas concebidas para el bus VL, casi siempre grficos. Solamente estos slots estn conectados con la CPU a travs de un bus VL, de tal manera que las otras ranuras permanecen sin ser molestadas y las tarjetas ISA pueden hacer su servicio sin inconvenientes. El VL es una expansin homogeneizada de bus local, que funciona a 32 bits, pero que puede realizar operaciones a 16 bits. VESA present la primera versin del estndar VL-BUS en agosto de 1992. La aceptacin por parte del mercado fue inmediata. Fiel a sus orgenes, el VL-BUS se acerca mucho al diseo del procesador 80486. De hecho presenta las mismas necesidades de seal de dicho chip, exceptuando unas cuantas menos estrictas destinadas a mantener la compatibilidad con los 386. La especificacin VL-Bus como tal, no establece lmites, ni superiores ni inferiores, en la velocidad del reloj, pero una mayor cantidad de conectores supone una mayor capacitancia, lo que hace que la fiabilidad disminuya a la par que aumenta la frecuencia. En la prctica, el VL-BUS no puede superar los 66 Mhz. Por este motivo, la especificacin VL-BUS original recomienda que los

diseadores no empleen ms de tres dispositivos de bus local en sistemas que operan a velocidades superiores a los 33 Mhz. A velocidades de bus superiores, el total disminuye: a 40 Mhz solo se pueden incorporar dos dispositivos; y a 50 Mhz un nico dispositivo que ha de integrarse en la placa. En la prctica, la mejor combinacin de rendimiento y funciones aparece a 33 Mhz. Tras la presentacin del procesador Pentium a 64 bits, VESA comenz a trabajar en un nuevo estndar (VL-Bus versin 2.0). La nueva especificacin define un interface de 64 bits pero que mantienen toda compatibilidad con la actual especificacin VL-BUS. La nueva especificacin 2.0 redefine adems la cantidad mxima de ranuras VL-BUYS que se permiten en un sistema sencillo. Ahora consta de hasta tres ranuras a 40 Mhz y dos a 50 Mhz, siempre que el sistema utilice un diseo de baja capacitancia. En el nombre del bus VL queda de manifiesto que se trata de un bus local. De forma distinta al bus ISA ste se acopla directamente en la CPU. Esto le proporciona por un lado una mejora substancial de la frecuencia de reloj (de la CPU) y hace que dependa de las lnea de control de la CPU y del reloj. A estas desventajas hay que aadirle que no en todos los puntos estn bien resueltas las especificaciones del comit VESA, hecho que a la larga le llevar a que el xito del bus VL se vea empaado por ello. En sistemas 486 econmicos se poda encontrar a menudo, pero su mejor momento ya ha pasado. PCI Visto lo anterior, se puede ver que el bus del futuro es claramente el PCI de Intel. PCI significa: interconexin de los componentes perifricos (Peripheral Component Interconnect) y presenta un moderno bus que no slo est meditado para no tener la relacin del bus ISA en relacin a la frecuencia de reloj o su capacidad sino que tambin la sincronizacin con las tarjetas de ampliacin en relacin a sus direcciones de puerto, canales DMA e interrupciones se ha automatizado finalmente de tal manera que el usuario no deber preocuparse ms por ello. El bus PCI es independiente de la CPU, ya que entre la CPU y el bus PCI se instalar siempre un controlador de bus PCI, lo que facilita en gran medida el trabajo de los diseadores de placas. Por ello tambin ser posible instalarlo en sistemas que no estn basados en el procesador Intel si no que pueden usar otros, como por ejemplo, un procesador Alpha de DEC. Tambin los procesadores PowerMacintosh de Apple se suministran en la actualidad con bus PCI. Las tarjetas de expansin PCI trabajan eficientemente en todos los sistemas y pueden ser intercambiadas de la manera que se desee. Solamente los controladores de dispositivo deben naturalmente ser ajustados al sistema anfitrin (host) es decir a su correspondiente CPU. Como vemos el bus PCI no depende del reloj de la CPU, porque est separado de ella por el controlador del bus. Si se instalara una CPU ms rpida en su ordenador. no debera preocuparse porque las tarjetas de expansin instaladas no pudieran soportar las frecuencias de reloj superiores, pues con la separacin del bus PCI de la CPU stas no son influidas por esas frecuencias de reloj. As se ha evitado desde el primer momento este problema y defecto del bus VL. El bus PCI emplea un conector estilo Micro Channel de 124 pines (188 en caso de una implementacin de 64 bits) pero nicamente 47 de estas conexiones se emplean en una tarjeta de expansin( 49 en caso de que se trate de un adaptador bus-master); la diferencia se debe a la incorporacin de una lnea de alimentacin y otra de tierra. Cada una de las seales activas del bus PCI est bien junto o frente a una seal de alimentacin o de tierra, una tcnica que minimiza la radiacin.

El lmite prctico en la cantidad de conectores para buses PCI es de tres; como ocurre con el VL, ms conectores aumentaran la capacitancia del bus y las operaciones a mxima velocidad resultaran menos fiables. A pesar de presentar un rendimiento similar al de un bus local conectado directamente, en realidad PCI no es ms que la eliminacin de un paso en el micropocesador. En lugar de disponer de su propio reloj, un bus PCI se adapta al empleado por el microprocesador y su circuitera, por tanto los componentes del PCI estn sincronizados con el procesador. El actual estndar PCI autoriza frecuencias de reloj que oscilan entre 20 y 33 Mhz. A pesar que de que las tarjetas ISA no pueden ser instaladas en una ranura PCI, no debera renunciarse a la posibilidad de insercin de una tarjeta ISA. As pues, a menudo se puede encontrar en un equipo con bus PCI la interfaz puente llamada PCI-To-ISA-Bridge. Se trata de un chip que se conecta entre los distintos slots ISA y el controlador del bus PCI. Su tarea consiste en transponer las seales provenientes del bus PCI al bus ISA. De esta manera pueden seguir siendo utilizadas las tarjetas ISA al amparo del bus PCI. A pesar de que el bus PCI es el presente, sigue y seguir habiendo buses y tarjetas de expansin ISA ya que no todas las tarjetas de expansin requieren las ratios de transferencia que permite el bus PCI. Sin embargo las tarjetas grficas, tarjetas SCSI y tarjetas de red se han decantando cada vez ms fuertemente hacia el bus PCI. La ventaja de la velocidad de este sistema de bus es que este hardware puede participar del continuo incremento de velocidad de los procesadores. SCSI (Small Computer System Interface) Adems de todas las arquitecturas mencionadas anteriormente, tambin hay que mencionar a SCSI. Esta tecnologa tiene su origen a principios de los aos 80 cuando un fabricante de discos desarrollo su propia interface de E/S denominado SASI (Shugart Asociates System Interface) que debido a su gran xito comercial fue presentado y aprobado por ANSI en 1986. SCSI no se conecta directamente al microprocesador sino que utiliza de puente uno de los buses anteriormente nombrados. Podramos definir SCSI como un subsistema de E/S inteligente, completa y bidireccional. Un solo adaptador host SCSI puede controlar hasta 7 dispositivos inteligentes SCSI conectados a l. Una ventaja del bus SCSI frente a otros interfaces es que los dispositivos del bus se direccionan lgicamente en vez de fsicamente. Esto sirve para 2 propsitos: Elimina cualquier limitacin que el PC-Bios imponga a las unidades de disco. El direccionamiento lgico elimina la sobrecarga que el host podra tener en manejar los aspectos fsicos del dispositivo como la tabla de pistas daadas. El controlador SCSI lo maneja. Es un bus que a diferencia de otros buses como el ESDI puede tener hasta 8 dispositivos diferentes conectados al bus (incluido el controlador). Aunque potencialmente varios dispositivos pueden compartir un mismo adaptador SCSI, slo 2 dispositivos SCSI pueden comunicarse sobre el bus al mismo tiempo. El bus SCSI puede configurarse de tres maneras diferenciadas que le dan gran versatilidad a este bus: nico iniciador/nico objetivo: Es la configuracin ms comn donde el iniciador es un adaptador a una ranura de un PC y el objetivo es el controlador del disco duro. Esta es una configuracin fcil de implementar pero no aprovecha las capacidades del bus SCSI, excepto para controlar varios discos duros.

nico iniciador/Mltiple objetivo: Menos comn y raramente implementado. Esta configuracin es muy parecida a la anterior excepto para diferentes tipos de dispositivos E/S que se puedan gestionar por el mismo adaptador. Por ejemplo un disco duro y un reproductor de CD-ROM. Mltiple iniciador/Mltiple objetivo: Es mucho menos comn que las anteriores pero as es como se utilizan a fondo las capacidades del bus. Dentro de la tecnologa SCSI hay 2 generaciones y una tercera que est a la vuelta de la esquina. La primera generacin permita un ancho de banda de 8 bits y unos ratios de transferencia de hasta 5 MBps. El mayor problema de esta especificacin fue que para que un producto se denominara SCSI solo deba cumplir 4 cdigos de operacin de los 64 disponibles por lo que proliferaron en el mercado gran cantidad de dispositivos SCSI no compatibles entre s. Esto cambi con la especificacin 2.0 ya que exiga un mnimo de 12 cdigos, por lo que aumentaba la compatibilidad entre dispositivos. Otro punto a favor de SCSI 2.0 es el aumento del ancho de banda de 8 a 16 y 32 bits. Esto se consigue gracias a las implementaciones wide (ancho) y fast (rpido). Combinando estas dos metodologas se llega a conseguir una transferencia mxima de 40 Mbps con 32 bits de ancho (20 Mbps con un ancho de banda de 16 bits). El protocolo SCSI 3.0 no establecer nuevas prestaciones de los protocolos, pero si refinar el funcionamiento de SCSI. Adems de incluir formalmente el uso del conector P de 68 pines wide SCSI, por ejemplo, tambin especifica el uso de cables de fibra ptica. Otra posible modificacin es el soporte para ms de 8 dispositivos por cadena. BIBLIOGRAFA "Estructura y tecnologa de computadores II" S. Dormido, M. A. Canto, J. Mira y A. Delgado. Editorial Sanz y Torres, 1994 HAYES, J. P. "Computer Architecture and Organization (Second Edition)" McGraw-Hill, New York (1988).

REGISTROS
Enviado por borjaoscar Anuncios Google Free Design Custom USB Free Design Custom USB Drives Your One Stop USB Drives Supplier www.zlxusb.com No-Outage Electrical Test Partial Discharge, Corona, Cable & Equip Test Services, Sales, Rental www.NoOutageElectricalTesting.com

Forex en Mxico Comienza con una cuenta gratuita y Acceso a todas las plataformas! www.fxpro.es/Forex

Indice 1. Concepto general 2. Registros de segmento. 4. Registros de propsitos generales. 5. Registro ndice. 1. Concepto general Los registros del procesador se emplean para controlar instrucciones en ejecucin, manejar direccionamiento de memoria y proporcionar capacidad aritmtica. Los registros son espacios fsicos dentro del microprocesador con capacidad de 4 bits hasta 64 bits dependiendo del microprocesador que se emplee. Los registros son direccionables por medio de una vieta, que es una direccin de memoria. Los bits, por conveniencia, se numeran de derecha a izquierda (15,14,13. 3,2,1,0), los registros estn divididos en seis grupos los cuales tienen un fin especifico. Los registros se dividen en:

Registros de segmento Registros de apuntadores de instrucciones Registros apuntadores Registros de propsitos generales Registro ndice Registro de bandera.

2. Registros de segmento. Un registro de segmento se utiliza para alinear en un limite de prrafo o dicho de otra forma codifica la direccin de inicio de cada segmento y su direccin en un registro de segmento supone cuatro bits 0 a su derecha. Un registro de segmento tiene 16 bits de longitud y facilita un rea de memoria para direccionamientos conocidos como el segmento actual. Los registros de segmento son:

Registro CS Registro DS Registro SS Registro ES Registro FS y GS

Registro CS. El DOS almacena la direccin inicial del segmento de cdigo de un programa en el registro CS. Esta direccin de segmento, mas un valor de desplazamiento en el registro de apuntado de instruccin (IP), indica la direccin de una instruccin que es buscada para s ejecucin. Para propsito de programacin normal, no e necesita referenciar el registro CS. Registro DS. La direccin inicial de un segmento de datos de programa es almacenada en el registro DS. En trminos sencillos, esta direccin, mas un valor de desplazamiento en una instruccin, genera una referencia a la localidad de un bytes especifico en el segmento de datos. Registro SS. El registro SS permite la colocacin en memoria de una pila, para almacenamiento temporal de direcciones y datos. El DOS almacena la direccin de inicio del segmento de pila de un programa en

el registro SS. Esta direccin de segmento, ms un valor de desplazamiento en el registro del apuntador de la pila (SP), indica la palabra actual en la pila que est siendo direccionada. Para propsitos de programacin normal, no se necesita referenciar el registro SS. Registro ES Algunas operaciones con cadenas de caracteres (datos de caracteres) utilizan el registro esta de segmento para manejar el direccionamiento de memoria. En este contexto, el registro ES esta asociado con el registro DI (ndice) . un programa que requiere el uso del registro ES puede inicializarlo con una direccin apropiada. Registros FS y GS. Son registros extra de segmento en los procesadores 80386y posteriores a estos procesadores. 3. Registro Apuntador de instrucciones.(IP) El registro apuntador de instrucciones (IP) de 16 bits contiene el desplazamiento de direccin de la siguiente instruccin que se ejecuta. El registro IP esta asociado con el registro CS en el sentido de que el IP indica la instruccin actual dentro del segmento de cdigo que se esta ejecutando actualmente. En el ejemplo siguiente, el registro CS contiene 25A4[0]H y el IP contiene 412H. Para encontrar la siguiente instruccin que ser ejecutada el procesados combina las direcciones en el CS y el IP as: Segmento de direccin en el registro CS: 25A40H Desplazamiento de direccin en el registro IP: + 412H Direccin de la siguiente instruccin: 25E52H Registros apuntadores. Los registros apuntadores estn asociados con el registro SS y permiten al procesador accesar datos en el segmento de pila los registros apuntadores son dos:

El registro SP El registro BP

Registro SP. El apuntador de pila IP de 16 bits esta asociado con el registro SS y proporciona un valor de desplazamiento que se refiere a la palabra actual que esta siendo procesada en la pila. El ejemplo siguiente el registro SS contiene la direccin de segmento 27B3[0]H y el SP el desplazamiento 312H Para encontrar la palabra actual que esta siendo procesada en la pila el microprocesador combina las direcciones en el SS y el PP: Direccin de segmento en el registro SS: 27B30H Desplazamiento en el registro SP: + 312H Direccin en la Pila: 27E42H
.

27B3[0]H 312H Direccin del segmento SS Desplazamiento del SP Registro BP. El registro BP de 16 bits facilita la referencia de parmetros, los cuales son datos y direcciones transmitidos va lapida. 4. Registros de propsitos generales. Los registros de propsitos generales AX, BX, CX y DX son los caballos de batalla o las herramientas del sistema. Son los nicos en el sentido de que se puede direccionarlos como una palabra o como una parte de un byte. El ultimo byte de la izquierda es la parte "alta", y el ultimo byte de la derecha

es la parte "baja" por ejemplo, el registro CX consta de una parte CH (alta) y una parte CL (baja), y usted puede referirse a cualquier parte por si nombre. as instrucciones siguientes mueven ceros a los registros CX, CH y CL respectivamente. Mov CX, 00 Mov CH, 00 Mov CL, 00 Los procesadores 80386 y posteriores permiten el uso de todos registros de propsito general, mas versiones de 32 bits; EAX, EBX y EDCX. Registros AX. El registro AX, el acumulador principal, es utilizado para operaciones que implican entrada/salida y la mayor parte de la aritmtica. Por ejemplo, las instrucciones para multiplicar, dividir y traducir suponen el uso del AX. Tambin, algunas operaciones generan cdigo ms eficientes si se refiere al AX en lugar de los otros registros. Registro BX. El BX es conocido como el registro base ya que es el nico registro de propsitos generales que pueden ser unos ndices para direccionamiento indexado. Tambin es comn emplear al BX para clculos. Registro CX. El CX es conocido como el registro contador. Puede contener un valor para controlar el nmero de veces que un ciclo se repite o un valor para corrimiento de bits, hacia la derecha o hacia la izquierda. El CX tambin es usado para muchos clculos. Registro DX. El DX es conocido como el registro de datos. Algunas operaciones de entrada/salida requieren su uso, y las operaciones de multiplicacin y divisin con cifras grandes suponen al DX y al AX trabajando juntos. Puede usar los registros de propsitos para suma y resta de cifras de 8, 16, 32 bits. 5. Registro ndice. Los registros SI y DI estn disponibles para direccionamientos indexados y para sumas y restas. Que son la operaciones de punta. Registro SI. El registro ndice de 16 bits es requerido por algunas operaciones con cadenas (de caracteres). En este contexto, el SI est asociado con el registro DS. Los procesadores 80386 y posteriores permiten el uso de un registro ampliado a 32 bits, el ESI. Registro DI. El registro ndice destino tambin es requerido por algunas operaciones con cadenas de caracteres. En este contexto, el Di est asociado con el registro ES. Los procesadores 80386 y posteriores permiten el uso de un registro ampliado a 32 bits, el EDI. Registro de bandera. Los registros de banderas sirven parar indicar el estado actual de la maquina y el resultado del procesamiento, Cuando algunas instrucciones piden comparaciones o clculos aritmticos cambian el estado de las banderas. Las banderas estn en el registro de banderas en las siguientes posiciones: bits 15 14 13 12 11 10 9 8 7 6 5 4321
O D I T S Z A P C

Bandera Las banderas mas comunes son las siguientes: OF (Over flow flag, desbordamiento). Indica el desbordamiento de un bit de orden alto (mas a la izquierda) despus de una operacin aritmtica. DF (Direction flag, Direccion). Designa la direccin hacia la izquierda o hacia la derecha para mover o comparar cadenas de caracteres. IF (Interruption flag, Interrupcion). Indica que una interrupcin externa, como la entrada desde el teclado sea procesada o ignorada. TF (Trap flag, Trampa). Examina el efecto de una instruccin sobre los registros y la memoria. Los programas depuradores como DEBUG, activan esta bandera de manera que pueda avanzar en la ejecucin de una sola interrupcin a un tiempo. SF (Sign flag, Signo). Contiene el signo resultante de una operacin aritmtica (0=positivo y 1= negativo). ZF (Zero flag, Zero). Indica el resultado de una operacin aritmtica o de comparacin (0= resultado diferente de cero y 1=resultado igual a cero). AF (Auxiliary carry flag, Acarreo auxiliar). Contiene un acarreo externo del bit 3 en un dato de 8 bits, para aritmtica especializada PF (Parity flag, Paridad). Indica paridad par o impar de una operacin en datos de ocho bits de bajo orden (mas a la derecha). CF (Carry flag, Acarreo). Contiene el acarreo de orden mas alto (mas a la izquierda) despus de una operacin aritmtica; tambin lleva el contenido del ultimo bit en una operacin de corrimiento o rotacin. Cuadro Comparativo
TIPOS DE REGISTROS FUNCION

Registros de Segmento

Un registro de segmento tiene 16 bits de longitud y facilita un rea de memoria para el direccionamiento conocida como el segmento actual Este registro esta compuesto por 16 bits y contiene el desplazamiento de la siguiente instruccin que se va a ejecutar. Los procesadores 80386 y posteriores tiene un IP ampliado de 32 bits llamado EIP. Permiten al sistema accesar datos al segmento de la pila. Los procesadores 80386 tiene un apuntador de pila de 32 bits llamado ESP. El sistema maneja de manera automtica estos registros. Son los caballos de batalla del sistema y pueden ser direccionados como una palabra o como una parte de un bytes. Los procesadores 80386 y posteriores permiten el uso de todos los registros de propsitos general mas sus versiones ampliadas de 32 bits llamados EAX, EBX,ECX y EDX. Sirven para el direccionamiento de indexado y para las operaciones de sumas y restas.

Registros de Apuntador de Instrucciones

Registros Apuntadores

Registros de Propsito General

Registros Indices

Registros de Banderas

Sirven para indicar el estado actual de la maquina y el resultado del procesamiento. De los 16 bits de registro de bandera 9 son comunes a toda la familia de los procesadores 8086.

Ejemplo De Representacion De Los Registros Despus de haber conceptualizado e interpretado los diferente tipos de registro nos vemos en la necesidad de dar un ejemplo no muy practico pero si muy significativo en el cual se representan la forma estructurada de un programa en el lenguaje ensamblador y como se utilizan los diferentes termino que hemos investigado vemos que en el programa o en una pequea porcin de l se muestran como se colocan dentro los diferentes tipos registros. TITLE P17HANRD(EXE) Lectura secuencial de registros. .MODEL SMALL .STACK 64 /-----------------------------------------------------------------------------------------,DATA ENDCDE DB 00 ; FIN DEL INDICARDOR DE PROCESO. HANDLE DW ? IOAREA DB 32 DUP( ) OPENMSG DB *** Open error *** 0DH, 0AH PATHNAM DB D:\NAMEFILE.SRT, 0 READMSD DB *** Read error *** 0DH, 0AH ROW DB 00 /--------------------------------------------------------------------------------------------.CODE BEGIN PROC FAR MOV AX,@data ; inicializa MOV DS,AX ; registro de MOV ES,AX ; segmento MOV AX,0600H

Autor: Oscar borja