Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Superescalares
]. Smith and G. Sohi, The Microarchitecture of 5uperscalar
Processors. Proceedings lEEE, Vol. 83, No. J2, Diciembre J995.
William Stallings, Organizacin y Arquitectura de
Computadores, Captulo J3: Paralelismo a nivel de instrucciones
y procesadores superescalares.
]ohn Hennessy - David Patterson, Arquitectura de
Computadores - Un enfoque cuantitativo 3a Edicin, Captulo 3.
Arqutecturas superescaares
lntroduccion
Dos aproxmacones:
Duplicacion de recursos
Renombrado de registros
Se agregan, de ser posbe, tecnicas de software (compador) para
asstr a hardware en a deteccn.
IMPORTANTE: S no exste ILP no hay posbe MLP efcente.
Tcncas de optmzacn
1. Duplicacion de recursos
No so necesto recursos para ejecutar varas nstruccones en
paraeo, sno que adems necesto captar y decodificar varas
nstruccones smutneamente.
E dispatcher es cruca, ya que hay que mantener ocupadas as
undades funconaes (UF). Es e nco eemento "ntegente"; e resto
es fuerza bruta.
Tpos de Undades Funconaes:
Branch, etc.
FETCH DECODE DISPATCH ISSUE EXECUTE COMMIT
Captar Decodificar Encolar Emitir Ejecutar // Finalizar
VENTANA DE EJECUCION
Tcncas de optmzacn
2. Politicas de ejecucion paralela
Loop unrong, etc. H-P 2a. ed. Ms detaes a case que vene.
Arqutecturas superescaares
]untando todo
Nomenclatura" en lntel Core 2 datasheet
5uperscalar
Deeper 8uffers
Renombrado de regstros.