1

Amplicadores Multietapa
R. Carrillo, J.I. Huircan
AbstractLos amplicadores multieetapa son circuitos
electrnicos formados por varios transistores (BJT o FET),
que pueden ser acoplados en forma directa o mediante ca-
pacitores. Las conguraciones clsicas son el par Darlington
(alta impedancia de entrada e incremento de la gnancia de
corriente), el par diferencial (Relacin de rechazo en modo
comn elevada), el amplicador cascode (alta impedancia
de salida). Todas estas etapas amplicadoras pueden ser
integradas y encapsuladas en un chip semiconductor lla-
mado Circuito Integrado (CI). En el CI las polarizacin de
las etapas se hace usando fuentes de corriente, debido a la
mayor facilidad de construccin (a travs de transistores).
La combinacin de distintas tecnologas permitir mejorar
la prestacin de los sistemas diseados.
Index TermsAmplicadores, Multietapas, BiCmos
I. Introduction
Un amplicador se describe un circuito capaz de procesar
las seales de acuerdo a la naturaleza de su aplicacin. El
amplicador sabr extraer la informacin de toda seal, de
tal manera que permita mantener o mejorar la prestacin
del sistema que genera la seal (sensor o transductor usado
para la aplicacin).
Se llama amplicador multietapa a los circuitos o sis-
temas que tienen mltiples transistores y adems pueden
ser conectadas entre s para mejorar sus respuestas tanto
en ganancia, Z
in
, Z
out
o ancho de banda. La aplicaciones
pueden ser tanto de cc como de ca.
II. Tipos de acoplamiento
El acoplamiento establece la forma en la cual se conectan
las distintas etapas amplicadores, dependiendo de la nat-
uraleza de la aplicacin y las caractersticas de respuesta
que se desean. Existen distintos tipos de acoplamiento:
Acoplamiento directo, capacitivo y por transformador.
Etapa
v
i
v
o
R
L
V
cc
Etapa Etapa
1 2 3
Acopl. Acopl.
Fig. 1. Acoplamiento.
A. Acoplamiento directo
Las etapas se conectan en forma directa, es permite una
amplicacin tanto de la componente de seal como de la
componente continua del circuito. Se dice que los circuitos
de cc se acoplan directamente. La Fig. 2 muestra una
aplicacin de acoplamiento directo.
En corriente continua se tiene
UFRO. DIE. Material preparado para la asignatura de Circuitos
Electrnicos I. Ver 3.5.
R
1
v
i
Q
V
cc
v
o
R
E
1
Q
2
R
2
R
C
R
1
E
2
R
B
V
BB
Q
Vcc
R
E
1
Q
2
R
C
R
1
E
2
Vcc
(a) (b)
Fig. 2. Transistores acoplados directamente.
R
C
(I
B2
+I
C1
) +V
BE2
+I
E2
R
E2
= V
CC
(1)
I
E2
= I
B2
( + 1) (2)
As
I
B2
=
V
CC
V
BE2
I
C1
R
C
( + 1) R
E2
=
I
C2

(3)
Dado que la malla de entrada ser
V
BB
= I
B1
R
B
+V
BE1
+I
C1
_
+ 1

_
R
E1
(4)
Entonces
I
C1
=
V
BB
_
R
B

+V
BE1
+
_
+1

_
R
E1
_ (5)
De esta forma se determinan V
CEQ1
y V
CEQ2
. Note que
al hacer anlisis en cc, los efectos de la polarizacin de una
etapa afectan a la otra.
Por otro lado, realizando el analisis en ca se tiene
v
o
= (1 +h
fe
) i
b2
R
E2
(6)
(h
fe
i
b1
+i
b2
) R
C
= i
b2
h
ie
+v
o
(7)
v
i
= i
b1
(hie + (1 +h
fe
) R
E1
) (8)
De esta forma despejando i
b2
de (7) y reemplazando en
(6)
v
o
= (1 +h
fe
)
_
h
fe
i
b1
R
C
v
o
(h
ie
+R
C
)
_
R
E2
v
o
v
i
=
h
fe
R
C
R
E2
(1 +h
fe
)
(h
ie
+R
C
)
_
1 +
(1+h
fe
)
(hie+R
C
)
R
E2
_
(hie + (1 +h
fe
) R
E1
)
El efecto de los elementos de la primera y segunda etapa
estn presentes en la ganancia del sistema.
2
B. Acoplamiento capacitivo
El acoplamiento capacitivo o por condensador se usa
para interconectar distintas etapas, en las cuales slo se de-
sea amplicar seal. La presencia del capacitor anula las
componentes de cc, permitiendo slo la amplicacin de
seales en ca. Los amplicadores de ca usan acoplamiento
capacitivo. Permite mayor libertad en el diseo, pues la
polarizacin de una etapa no afectar a la otra.
Et apa
v
i
v
i
2
v
i
2
v
o
R
L
v
i
1
v
o
1
v
o
2
v
o
3
Et apa Et apa
1 2 3
Fig. 3. Acoplamiento Capacitivo.
Extendiendo el sistema de la Fig. 3 a n-etapas, con-
siderando la relacin de ganancia de cada una de llas se
tiene que la ganancia del sistema ser
A
v
=
v
o
v
i
=
_
v
on
v
in
_
:::
_
v
o1
v
i1
__
v
i1
v
i
_
(9)
Considere amplicador emisor comn (sin C
E
), de dos
etapas de la Fig. 4, donde R
1
= 3 [K], R
2
= 1 [K],
R
E
= 820 [], R
C
= 2 [K] ; V
CC
= 10 [V ] : Por otro lado,
h
fe
= 100, h
ie
pequeo.
v
i
Q
C
C
C
i
v
o
C
c

Q
V
R
1
R
1
R
2
R
2
R
C R
C
R
E
R
E
CC
Fig. 4. Amplicador con etapas en cascada.
Note que en cc ambas etapas quedan separadas, for-
marn un circuito de polarizacin universal, de esta forma
el punto de operacin para cada etapa ser
V
TH
= V
CC
R
2
R
1
+R
2
= 10 [V ]
1 [K]
3 [K] + 1 [K]
= 2:5 [V ]
R
TH
= R
1
jjR
2
= 3 [K] jj1 [K] = 750 []
i
C
=
V
TH
V
BE
R
TH

+
+1

R
E
=
2:5 [V ] 0:7 [V ]
7:5 + 1:01 820
= 2:15 [mA]
v
CE
= V
CC
i
C
_
R
C
+
+ 1

R
E
_
=
= 10 (200 + 1:01 820) (2:15 [mA]) = 7:78 [V ]
En ca alterna analizando cada etapa por separado se
tiene, para la etapa 1 se determina la ganancia de voltaje.
Planteando las ecuaciones en el circuito de la Fig. 5.
R
C
h
h i
b
R
E
i
b
ie fe
v
o
v
i
+
1
1
1
Fig. 5. Etapa emisor comun en ca.
v
o1
= h
fe
i
b1
R
C
v
i
=
i
b1
h
ie
+R
E
(1 +h
fe
)
Luego se tiene que
A
v1
=
v
o1
v
i
=
h
fe
R
C
h
ie
+R
E
(1 +h
fe
)
= 2:415
La cual ser la misma de la etapa 2, A
v2
=
vo
vo1
= 2:4;
de acuerdo a (9) se tiene que la ganancia total del sistema
ser
A
vT
= A
v1
A
v2
= 5:83
h
i
b1
+
v
i
v
o
R
ie h
ie
h
fe
i
b1
i
b2
i
b2
h
fe
E
R
E
R
C
R
C
R
1
R
2
Fig. 6. Amplicador en ca.
Sin embargo, si se toma el amplicador completo de
acuerdo a la Fig. 6, se tiene
v
o
= R
C
h
fe
i
b2
i
b2
= h
fe
i
b1
1
hie+R
E
(1+h
fe
)
1
hie+R
E
(1+h
fe
)
+
1
R1jjR2jjR
C
i
b1
=
v
i
h
ie
+R
E
(1 +h
fe
)
De esta forma se tiene
A
v
=
v
o
v
i
= R
C
h
fe
h
fe
_
_
1
hie+R
E
(1+h
fe
)
1 +
hie+R
E
(1+h
fe
)
R1jjR2jjR
C
_
_
AMPLIFICADORES MULTIETAPA 3
Considerando los datos, con h
ie
!0
A
v
= 1:58
Por qu dieren los dos clculos realizados?
Esto ocurre por el efecto de carga que representa la
segunda etapa al ser conectada a la primera. Desde el
punto de vista de seal, la primera etapa tiene una im-
pedancia de salida R
sal
= R
C
, dado que su ganancia ser
2:4, el amplicador visto desde la salida es una fuente
de voltaje controlado por voltaje. Por otro lado, la se-
gunda etapa desde el punto de vista de la entrada, tiene
una R
in
= R
1
jjR
2
jj (h
ie
+ (1 +h
fe
) R
E
) :
v
i
+
v
i
v
o
h
ie
A
v1
i
b2
i
b2
h
fe
R (1 + h )
E
R
C
R
1
R
2
R
C
+
fe
v
o1
+
_
R
in
Fig. 7. Amplicador completo en ca.
Note que sin conectar la segunda etapa, la salida de la
primera ser v
o1
= A
v1
v
i
: Al conectar la segunda etapa al
amplicador, se produce un divisor de voltaje
v
o1
= A
v1

R
1
jjR
2
jj (h
ie
+ (1 +h
fe
) R
E
)
R
1
jjR
2
jj (h
ie
+ (1 +h
fe
) R
E
) +R
C
v
i
= 2:4
750 [] jj (101 820 [])
750 [] jj (101 820 []) + 2 [K]
v
i
= 2:415
743 []
743 [] + 2 [K]
= (2:415) 0:271v
i
Asi, la ganancia de la primera etapa considerando el
efecto de carga ser A
v1
=
vo1
vi
= (2:415) 0:271. Luego la
ganancia total del sistema
v
o
v
i
= A
v1
A
v2
=
v
o1
v
i
v
o
v
o1
= (2:415) 0:27 (2:415)
= 1:58
Por lo tanto, se debe considerar el efecto de carga que
representa la segunda etapa respecto de la primera.
C. Acoplamiento por transfomador
Este acoplamiento es muy popular en el dominio de la
radio frecuencia (RF). El transformador como carga per-
mitir aislar las seales y adems, dependiendo de la razn
de transformacin incrementar el voltaje y corriente.
En el circuito de la Fig. 8, la carga es alimentada a travs
de un transformador, la relacin de voltajes estar dada
por
v2
v1
=
N2
N1
; donde el segundo trmino es la relacin de
inversa de transformacin. Los transformadores permiten
aislar elctricamente las distintas etapas.
R
1
v
i
Q
V
1
R
2
R
L
R
1
E
CC
C
E
Fig. 8. Amplicador con carga acoplada por transformador.
III. Configuracion Darlington
Esta conguracin corresponde a dos etapas seguidores
de emisor, tiene una alta impedancia de entrada y adems
produce un efecto multiplicativo sobre la corriente, se
conoce adems como par Darlington.
(a)
R
B
v
i
Q
V
cc
v
o
C
o
C
i
R
E
(b)
I
C
1
I
C
2
I
E
2
I
B
2
I
B
1
Fig. 9. (a) Conguracin Darlington. (b) Seguidor de emisor.
A. Anlisis en cc
Sea el circuito de la Fig. 10, en cc.
R
B
V
cc
R
E
I
C
1
I
C
2
I
E
2
I
B
2
I
B
1
V
cc
Q
1
Q
2
Fig. 10. Par Darlington en cc.
Planteando la ecuacin en la malla de entrada
V
CC
= I
B1
R
B
+V
BE1
+V
BE2
+I
E2
R
E
(10)
Pero
I
B1
+I
C1
= I
B2
= (
1
+ 1) I
B1
(11)
Adems, dado que I
E2
= (
2
+ 1) I
B2
y considerando
V
BE1
= V
BE2
= V
BE
I
B1
=
V
CC
2V
BE
R
B
+ (
1
+ 1) (
2
+ 1) R
E2
(12)
4
Calculando la corriente de colector total, I
C2
, se tiene
I
E2
= (
2
+ 1) (
1
+ 1) I
B1
I
C2
(
2
+ 1)

2
= (
2
+ 1) (
1
+ 1) I
B1
(13)
As
I
C2
=
2
(
1
+ 1) I
B1
(14)
Lo que determina el efecto multiplicativo en la corriente.
B. Anlisis en ca
El circuito en ca de la Fig. 11a, se usar para determinar
las ganancias A
v
, A
i
y la impedancia de entrada.
(a) (b)
v
o
R
B
v
i
Q
R
E
1
Q
2
o
v
h
h
i
b
i
b
v
i
R
E
ie
fe
1
i
b
2
1 h i
b fe
2
h
ie
Fig. 11. Amplicador Darlington en ca.
Determinacin de A
v
.
Usando el equivalente a pequea seal de la Fig. 11b, se
plantean las ecuaciones de Kirccho
v
i
= i
b1
h
ie1
+i
b2
h
ie2
+v
o
(15)
v
o
= i
b2
(1 +h
fe2
) R
E
(16)
Pero i
b2
= (h
fe1
+ 1) i
b1
v
i
= i
b1
h
ie1
+i
b1
(h
fe1
+ 1) h
ie2
+v
o
(17)
v
o
= i
b1
(h
fe1
+ 1) (1 +h
fe2
) R
E
(18)
Luego
v
o
=
_
v
i
v
o
h
ie1
+ (h
fe1
+ 1) h
ie2
_
(h
fe1
+ 1) (1 +h
fe2
) R
E
v
o
v
i
=
(h
fe1
+ 1) (1 +h
fe2
) R
E
h
ie1
+ (h
fe1
+ 1) h
ie2
+ (h
fe1
+ 1) (1 +h
fe2
) R
E
(19)
Si h
fe1
; h
fe2
>> 1, se comporta como seguidor de emisor.
v
o
v
i
=
R
E
hie1+(h
fe1
+1)hie2
(h
fe1
+1)(1+h
fe2
)
+R
E

= 1 (20)
Clculo de Z
in
.
v
i
= i
b1
h
ie1
+i
b1
(h
fe1
+ 1) h
ie2
+v
o
(21)
v
o
= i
b1
(h
fe1
+ 1) (1 +h
fe2
) R
E
(22)
Luego
v
i
= i
b1
fh
ie1
+ (h
fe1
+ 1) h
ie2
+ (h
fe1
+ 1) (1 +h
fe2
) R
E
g
(23)
Finalmente como Z
in
=
vi
i
b
1
Z
in
= h
ie1
+ (h
fe1
+ 1) (h
ie2
+ (1 +h
fe2
) R
E
) (24)
Resulta ser un valor bastante grande si h
fe1
; h
fe2
>> 1.
Clculo de A
i
.
Dado que i
o
= i
b2
(1 +h
fe2
) e i
b2
= i
b1
(1 +h
fe1
)
A
i
=
i
o
i
i
=
i
b2
(1 +h
fe2
)
i
b1
=
i
b1
(1 +h
fe1
) (1 +h
fe2
)
i
b1
= (1 +h
fe1
) (1 +h
fe2
) (25)
Donde (20) es factor multiplicativo de la seal de corri-
ente.
IV. Circuitos Cascode
Consiste en un amplicador en emisor comn acoplado
directamente con una conguracin en base comn. Dicho
circuito posee una impedancia de salida mayor y un ancho
de banda ms grande. El anlisis en ca, se realiza usando
el circuito equivalente de la Fig. 13.
C
B
v
i
Q
V
cc
(a)
R
2
R
1
R
3
R
C
R
E C
E
v
o
Q
v
i
v
o
R
C
R
B
(b)
Fig. 12. (a) Amplicador Cascode. (b) Equivalente en ca.
Planteando la LVK en la salida
v
o
= R
C
(i
b
h
fe
) (26)
h
fe
i
b1
= i
b
(1 +h
fe
) (27)
v
i
= i
b1
h
ie
(28)
Finalmente se tiene
AMPLIFICADORES MULTIETAPA 5
v
i
v
o
R
C
R
B
hfe
i
b
i
b
hie
hie
i
b1
hfe
i
b
1
Fig. 13. Modelo a pequea seal.
v
o
v
i
=
R
C
h
2
fe
(h
fe
+ 1) h
ie
(29)
La resistencia de salida R
out
, estar dada por R
C
.
V. Amplificador diferencial
Se dene as al sistema indicado en la Fig. 14, el cual
es una conguracin cuya seal de salida corresponde a la
diferencia entre dos seales de entrada.
Amplificador
v
i
+
_
+
_
1
v
i
2
v
o
1
v
o
2
v
o
Diferencial
Fig. 14. Amplicador diferencial.
En un amplicador ideal se debe cumplir que
v
o1
= A
d
(v
i1
v
i2
) (30)
v
o2
= A
d
(v
i1
v
i2
) (31)
Si la salida se considera como v
o
= v
o1
v
o2
, se dice
que corresponde a la salida balanceada, en cambio si v
o
=
v
o1
( v
o
= v
o2
), sta ser la salida asimtrica. En un
amplicador diferencial real se tiene
v
o1
= A
d
(v
i2
v
i1
) +A
c
_
v
i2
+v
i1
2
_
(32)
Donde A
d
es la ganancia diferencial y A
c
es la ganancia
en modo comn.
El amplicador slo responder a la entrada diferen-
cial si A
d
>> A
c
. Se dene as la relacin de rechazo
en modo comn (RRMC CMRR- Common Mode Reject
Rate) dada por el cociente
CMRR =
A
d
A
c
(33)
Esta relacin mide la calidad del amplicador diferen-
cial, debido a que permite saber en que factor se atenua la
seal en modo comn, respecto de la seal diferencial.
A. Conguracin del Amplicador Diferencial
El circuito de la Fig. 15 es un amplicador diferencial
transistorizado, tambin llamado par diferencial, donde la
variable v
o
es la salida y los terminales v
i1
y v
i2
son la
entrada. Considerando que los parmetros de circuito y
los transistores son idnticos, el voltaje aplicado a cada
uno de los terminales de entrada es el mismo, v
o
ser nulo.
Esto se conoce como circuito balanceado.
R
C
v
i
Q
V
cc
v
o
R
E
R
C
-V
EE
v
i
v
o
1
2
1
2
1
Q
2
v
o
+
_
Fig. 15. Amplicador diferencial con transistores.
A.1 Anlisis en corriente continua
Planteando la LVK en la malla de entrada
V
BE1
+I
E
R
E
V
EE
= 0
V
BE1
+ (I
E1
+I
E2
) R
E
V
EE
= 0 (34)
Como ambos transistores son iguales se tiene que
V
BE1
+ 2I
E1
R
E
= V
EE
(35)
Pero como I
B1
+I
C1
= I
E1
= ( + 1) I
B1
, se tiene que
I
B1
=
V
EE
V
BE1
2R
E
( + 1)
(36)
En la prctica I
E
debe ser independiente de los tran-
sistores y de valor constante, tambin se desear que R
E
sea lo ms grande posible, de esta forma el RRMC tendr
un valor alto y el amplicador tendr una respuesta ms
prxima a la ideal.
A.2 Anlisis en corriente alterna
Determinacin de la ganancia diferencial
Sea la salida v
o2
, de acuerdo a la Fig. 16b, as
v
o2
= h
fe
i
b2
R
c
Pero en la entrada
v
i1
= i
b1
h
ie
+i
E
R
E
(37)
v
i2
= i
b2
h
ie
+i
E
R
E
(38)
Por otro lado
6
2
(a)
R
C
v
i
Q
v
o
R
E
R
C
v
i
v
o
1
1 2
1
Q
2
(b)
o
R
C
v
h
h
i
b
i
b
v
i
R
E
ie
fe
1
1
v
i
2
i
b
2
1
h i
b fe
2
h
ie
2
R
C
Fig. 16. (a) Amp. diferencial en ca. (a) Equivalente a pequea
seal.
i
b1
+h
fe
i
b1
+i
b2
+h
fe
i
b2
= i
E
i
b1
= i
b2
+
i
E
(1 +h
fe
)
(39)
Sea h
fe
>> 1, se despeja i
b2
en funcin de i
b1
, se tiene
i
b2
= i
b1
(40)
Donde v
i
= v
i2
v
i1
, entonces
v
i
= (i
b2
i
b1
) h
ie
= 2i
b2
h
ie
(41)
Finalmente, la ganancia diferencial A
d
ser
A
d
=
v
o2
v
i
=
h
fe
R
c
2h
ie
(42)
Ganancia en modo comn
Considerando el circuito de la Fig. 17b.
(a)
R
C
v
i
Q
v
o
R
E
R
C
2
c
1
Q
2
(b)
o
R
C
v
h
h
i
b
i
b
v
i
R
E
ie
fe
C
1
i
b
2
R
C
1
h i
b fe
2
h
ie
2
Fig. 17. (a) Amplicador en modo comn. (b) Circuito equivalente.
Sea v
i
= v
i1
= v
i2
, luego se tiene que A
c
=
vo
2
vi
Dado que v
o2
= h
fe
i
b2
R
c
; planteando la LVK en la
entrada
v
i
= i
b1
h
ie
+i
E
R
E
(43)
i
b1
+h
fe
i
b1
+i
b2
+h
fe
i
b2
= i
E
(44)
(h
fe
+ 1) (i
b1
+i
b2
) = i
E
Considerando que i
b1
= i
b2
= i
b
, entonces
v
i
= i
b
h
ie
+i
E
R
E
(h
fe
+ 1) 2i
b
= i
E
R
E
(45)
Finalmente
A
c
=
v
o2
v
i
=
h
fe
R
c
h
ie
+ 2R
E
(h
fe
+ 1)
(46)
Determinacin de la RRMC
RRMC =
A
d
A
c
=
h
ie
+ 2R
E
(h
fe
+ 1)
2h
ie
(47)
Se observa que si R
E
! 1; el CMRR se hace muy
grande por lo tanto la componente en modo comn se
atenua, haciendo su comportamiento ideal.
VI. Amplificador diferencial con fuentes de
corriente
Considerando que los transistores Q
1
y Q
2
del circuito
de la Fig. 10 deben estar polarizados en cc, el valor de R
E
debe ser limitado. Si R
E
se incrementa, el valor de V
EE
,
tambin debe ser incrementado, para mantener la misma
corriente de polarizacin en los dos transistores.
Esto implica que el incremento de R
E
no es posible sin
un incremento en la tensin de polarizacin (V
EE
), luego,
el circuito descrito se modica usando una fuente de corri-
ente constante ideal. Esto proveer una corriente de polar-
izacin constante para Q
1
y Q
2
y una resistencia innita
entre los dos emisores y tierra.
En trminos prcticos, la implementacin tpica de la
fuente de corriente puede ser en base a un transistor como
se indica en la Fig. 18a.
R
C
v
i
Q
V
cc
I
E
R
C
-V
EE
v
i
v
o
2
1 2
1
Q
2
R
C
v
i
Q
V
cc
I
E
R
C
-V
EE
v
i
v
o
2
1
2
1
Q
2
R
B
3
R
E
Fig. 18. (a)Fuente de corriente prctica. (b) Esquema.
Dado que I
E
= I
C3
, se tiene que
AMPLIFICADORES MULTIETAPA 7
R
B3
I
B3
+V
BE3
+I
E3
R
E
= V
EE
(48)
Como I
E3
= ( + 1) I
B3
se tiene
I
B3
=
V
EE
V
BE3
R
B3
+ ( + 1) R
E
(49)
Por lo tanto
I
E3
= ( + 1)
V
EE
V
BE3
R
B3
+ ( + 1) R
E
(50)
Seleccionando un R
B3
adecuado se tiene que
I
E3
=
V
EE
V
BE3
R
E
(51)
Note que I
E
es constante y R
E
no necesariamente es
elevada.
VII. Circuitos desplazadores de nivel
Como los amplicadores producen tensiones de cc en
la salida, an si la entrada tiene valor medio cero, la sal-
ida tiene una tensin distinta de cero, debido a efectos de
polarizacin (son desplazamientos indeseados).
Los trasladores de nivel son amplicadores que suman o
restan de la entrada una tensin desconocida, para com-
pensar la tensin de desplazamiento en la entrada. Este
circuito funciona como ganancia unitaria para ca y a la
vez proporciona una salida ajustable para cc.
La Fig. 19a, muestra un circuito desplazador de nivel el
cual se encuentra polarizado por fuente de corriente.
R
B
v
i
Q
Vcc
v
o
R
E
-V
EE
+
+
V
BB
R
B
v
i
Q
Vcc
v
o
R
E
-V
EE
+
+
BB
V
(a)
(b)
R
1
R
2
R
E
Q
,
Fig. 19. (a) Desplazador de nivel. (b) Implementacin.
En corriente contnua se tiene
V
BB
= I
B
R
B
+V
BE
+I
E
R
E
+V
o
(52)
Luego
V
o
= V
BB

R
B
I
C

I
C
R
E
V
BE
(53)
Seleccionando R
E
, V
o
se puede colocar en cualquier nivel
de cc menor que V
BB
V
BE
.
Si se desea desplazamiento positivo, se puede usar un
circuito similar con un transitor pnp.
Analizando en ca, el circuito en pequea seal queda,
luego, se puede determinar la relacin v
o
=v
i
.
v
i
= i
b
(R
B
+h
ie1
) +i
b
(1 +h
fe1
) R
E
+v
o
(54)
i
c1
= i
b2
h
fe2
(55)
i
b2
= i
b2
h
fe2
_
R
1
jjR
2
+R
0
E
_
(56)
Luego i
b2
= 0, as i
c1
= 0, i
b
= 0, entonces
v
o
= v
i
(57)
Dando el comportamiento como seguidor de emisor.
VIII. Amplificadores diferenciales Integrados
A. Fuentes de corriente en la polarizacin de circuitos in-
tegrados
Los circuitos de polarizacin analizados con 4 resistores,
son adecuados para los circuitos discretos. Sin embargo,
en los circuitos integrados los resistores consumen un rea
excesiva del chip, por lo que se deben usar otros mtodos
para la polarizacin.
Usando transistores y pocos resistores es posible im-
plementar fuentes de corriente para polarizar los ampli-
cadores integrados.
Example 1: Sea el circuito de la Fig. 20, considerando
Q
1
y Q
2
idnticos (no ocurre as para circuitos discretos)
Q
2[mA]
R
C
1
Q
2
15[V]
5 [mA]
Q
3
Fig. 20. Amplicador diferencial polarizado por fuente de corriente.
I
E1
+I
E2
= 2 [mA]
I
E1
= I
E2
= 1 [mA]
Luego
I
B1
= I
B2
=
I
E2
+ 1
= 9:9 [A]
I
C1
= I
C2
= 0:99 [mA]
Si
I
E3
= 5 [mA]
I
B3
=
I
E3
+ 1
= 49:5 [A]
As la corriente por el resistor de 5 [K] ser
I = I
C2
I
B3
= 0:99 [mA] 49:5 [A] = 0:94 [mA]
8
Planteando la ecuacin en la salida
15[V ] +V
BE2
= V
CE1
+I 5 [K]
V
CE1
= 10:99 [V ]
Por otro lado para Q
3
se tiene
I 5 [K] 0:7 [V ] = 15 [V ] V
E3
V
E3
= 10:99 [V ]
Note que los transistores estn en zona activa.
B. Espejos de Corriente
Una forma simple de implementar fuentes de corriente
para los circuitos integrados son los espejos de corriente,
los cuales permiten a partir de una corriente de referencia
(I
ref
), generar mltiples fuentes de corriente.
Q
R
1
Q
2
V
I
cc
C
I
ref
2
I
C2
I =
ref
Fig. 21. Espejo de corriente.
El circuito bsico se muestra en la Fig. 21. Considerando
los transistores iguales, por ende las tensiones V
BE
iguales,
se tiene que I
B1
= I
B2:
; luego
I
C1
= I
C2
= I
B1
(58)
Como
I
ref
= I
C1
+I
B1
+I
B2
= I
C1
+
I
C1

+
I
C2

= I
C1
+I
C1
2

= I
C1
_
1 +
2

_
Finalmente
I
C1
= I
C2
=
I
ref
_
1 +
2

_ (59)
Para >> 1; se tiene que I
C1
= I
C2

= I
ref
:
Debido que I
C1
= I
C2
el circuito se llama espejo de cor-
riente e I
ref
es la corriente de referencia. Luego
I
ref
=
V
cc
V
BE
R
(60)
Esta fuente de corriente posee un margen de trabajo, el
cual est delimitado de acuerdo a la curva del transistor
que se muestra en la Fig. 22. Se observa qure la pendiente
de la curva est dada por el inverso r
o
(resistencia de salida
del transistor). En condiciones ideales r
o
!1:
v
i
C
CE
r
o
2
2
1
m=
Margen de trabajo
Fig. 22. Margen de trabajo.
Q
10K
1
Q
2
V
R
cc
L
V
cc
v
i
v
o
-V
EE
R
L
v
o
v
i
V
cc
-V
EE
I
BIAS
Fig. 23. Seguidor de emisor polarizado por corriente.
Example 2: Un circuito seguidor de emisor polarizado
por una fuente de corriente se muestra en la Fig. 23.
Para cc se tiene que
I
BIAS
= I
C2
=
V
CC
V
BE
+V
EE
10 [K]
(61)
Para ca se tendr que v
i

= v
o
, sin embargo, debido a que
est acoplado directamente, puede considerarse la cada de
voltaje de 0:7 [V ] :
Como para el voltaje de entrada cero, la salida v
o
=
0:7 [V ] ; se plantea la opcin de la Fig. 24.
Q
1
2
V
I
Q
cc
V
cc
2
I
1
-V
EE
R
L
v
o
Fig. 24. Modicacin de la polarizacin del seguido de emisor.
En cc se tiene que
V
BE1
= V
BE2
+V
E2
(62)
Por lo tanto v
o
= V
E2
= V
BE1
V
BE2
= 0
En ca
v
o
= (1 +h
fe2
) i
b2
R
L
(63)
i
b2
= i
b1
(1 +h
fe1
) (64)
v
i
= i
b1
(h
ie1
+h
ie2
) +v
o
(65)
AMPLIFICADORES MULTIETAPA 9
As
v
o
= (1 +h
fe2
) (1 +h
fe1
) R
L
v
i
v
o
(h
ie1
+h
ie2
)
=
_
_
(1+h
fe2
)(1+h
fe1
)R
L
(hie1+hie2)
1 +
(1+h
fe2
)(1+h
fe1
)R
L
(hie1+hie2)
_
_
v
i
=
_
1
1
(1+h
fe2
)(1+h
fe1
)R
L
+ 1
_
v
i

= v
i
(66)
B.1 Espejo de corriente de Wilson
El circuito de la Fig. 25 se conoce como fuente de corri-
ente Wilson.
Q
R
1
Q
3
V
I
cc
C
I
ref 2
I
C
2
I =
ref
Q
2
Fig. 25. Espejo de corriente de Wilson.
Para esta fuente de corriente se tiene que
I
C2
=
_
1
2

2
+ 2 + 2
_
I
ref
(67)
Considerando >> 1, entonces, I
C2

= I
ref
; donde
I
ref
=
V
cc
V
BE2
V
BE3
R
(68)
B.2 Espejo de corriente de Widlar
El circuito de la Fig. 26 se conoce como espejo de corri-
ente de Widlar.
Q
R
1
Q
2
V
I
cc
C
I
ref
2
R
2
1
Fig. 26. Espejo de corriente de Widlar.
Planteando la LVK, se tiene
V
BE1
= V
BE2
+I
E
R
2
(69)
Como
V
BE
= V
T
ln
_
I
C
I
S
_
(70)
Entonces de (69) y (70), se tiene V
T
ln
_
I
C
1
I
C
2
_
= I
E2
R
2
;
luego
R
2

=
V
T
I
E
ln
_
I
C
1
I
C
2
_
(71)
I
ref
=
V
cc
V
BE1
R
1

= I
C1
(72)
C. Polarizacin de Amplicadores mediante mltiples
fuentes de corriente
Cuando se requiere polarizar varias etapas en un circuito
integrado, se puede reproducir el efecto de la corriente de
referencia conectando un tercer transistor en el espejo de
corriente, en la base de Q
2
, lo cual se podra extender a un
nmero limitado de transistores.
Q
R
1
Q
2
V
I
cc
C
I
ref
2
Q
3
I
C3
(a) (b)
Fig. 27. (a) Incremento de fuentes de corriente. (b) Duplicador de
corriente de referencia.
Tambin es posible generar una corriente cuyo valor sea
el doble o el triple de la corriente de referencia, lo cual se
logra duplicando (o triplicando) el rea de la juntura de
transistor y resulta equivalente a tener dos (o tres) tran-
sitores conectados en paralelo. El circuito de la Fig. 28,
indica un esquema de polarizacin para mltiples etapas.
Q
R
1 Q
2
-V
I
EE
I
ref
2
I
Q
1
Q
2
V
I
cc
1
I
3
4
Fig. 28. Polarizacin para mltiples etapas.
Para esto se tiene
I
ref
=
V
CC
V
EE
V
EB1
V
BE2
R
Para esta situacin se tiene que I
1
= I
2
= I
ref
, I
3
=
2I
ref
, I
4
= 3I
ref
.
10
D. Amplicadores diferenciales con carga activa
Cuando se requiere una mejora en la ganancia del ampli-
cador diferencial, se sustituyen las resistencias de colector
por una carga activa, como se muestra en la Fig. 29.
v
i
Q
Vcc
I
E
-V
EE
v
i
v
o
2
1 2
1
Q
2
Q
3
Q
4
Fig. 29. Amplicador diferencial con carga Activa.
Considerando que la ganancia diferencial dada por (42)
depende de R
C
, un incremento en dicha resistencia (como
sera sustituir R
C
por
1
hoe
) incrementara la ganancia.
Anlisis en ca
v
i
Q
v
i
v
o
2
1 2
1
Q
2
Q
3
Q
4
v
i
v
i
v
o
2
1
2
h
ie
h
ie
h
ie
h
ie
h
fe
h
fe
i
b1
i
b2
h
oe
1
h
oe
1
i
b1
i
b2
i
b4
h
fe
i
b4
i
b3
i
b3
h
fe
(a) (b)
Fig. 30. (a) En ca. (b) Circuito equivalente.
Reemplazando los modelos de los transistores de acuerdo
a la Fig. 30b, sea la resistencia de salida
1
hoe
, Q
1
= Q
2
y
Q
3
= Q
4
, se tiene que
v
o2
= (h
fe
i
b4
h
fe
i
b2
)
1
h
oe
(73)
Por LCK se tiene, i
b4
+h
fe
i
b3
+i
b3
+i
b3
h
ie
h
oe
= h
fe
i
b1
:
Como i
b4
h
ie
= i
b3
h
ie
, entonces, i
b4
= i
b3
: Dado que
(1 +h
fe
) i
b1
+ (1 +h
fe
) i
b2
= 0; entonces, i
b1
= i
b2
:
Planteando la LVK en la malla de entrada se tiene
v
i1
= i
b1
h
ie
i
b2
h
ie
+v
i2
(74)
i
b2
=
v
i1
v
i2
2h
ie
=
v
i2
v
i1
2h
ie
(75)
Pero se tiene que i
b4
= i
b2
h
fe
2+h
fe
+hiehoe
; as, reem-
plazando la corriente en (73)
v
o2
=
_
h
fe
h
fe
2 +h
fe
+h
ie
h
oe
h
fe
_
i
b2
h
oe
=
_
2 + 2h
fe
+h
ie
h
oe
2 +h
fe
+h
ie
h
oe
_
h
fe
i
b2
h
oe
' h
fe
1
h
oe
_
v
i1
v
i2
2h
ie
_
Finalmente
A
d
=
1
h
oe
_
h
fe
2h
ie
_
Esto implica que si la resistencia de salida del transistor
Q
4
es grande, se incrementa la ganancia.
IX. Amplificador diferencial con FET
El amplicador diferencial puede ser implementado con
FET, en el circuito de la Fig.31, se han usado MOSFET
canal n (nMOS).
-V
SS
V
DD
o
v
1
Q
2
Q
R
D
R
D
i
v
1
i
v
2
Fig. 31. Amplicador diferencial nMOS.
Este conguracin mejora la impedancia de entrada, sto
debido a la resistencia de entrada del transistor nMOS.
Anlisis en ca
(a)
R
D
R
D
v
o
v
i v
i 1
2
Q
1
Q
2
R
D
R
D
v
o
v
i
v
i
1
2
g
m
+
v
gs1
g
m
v
gs2
_
+
_
v
gs1
v
gs2
(b)
Fig. 32. (a) Diferencial en ca. (b) Equivalente.
De la Fig. 32a, se tiene
v
o
= R
D
g
m
v
gs2
Planteando una LVK en la entrada
v
i1
= v
gs1
v
gs2
+v
i2
Luego por LCK se tiene que g
m
v
gs1
+g
m
v
gs2
= 0; lo que
implica que v
gs1
= v
gs2
; as, v
i1
v
i2
= v
gs1
v
gs2
=
2v
gs2
:Deniendo v
i
= v
i2
v
i1
; se tiene
v
o
v
i
=
R
D
g
m
2
A. Espejos de corriente con transistores nMOS
Estos circuitos permiten polarizar las distintas etapas
amplicadoras. Como se muestra en la Fig. 33a, se tiene
que para cada transistor nMOS
AMPLIFICADORES MULTIETAPA 11
REF
I
-V
SS
V
DD
o
I
1
Q
2
Q
ref
I
-V
SS
V
DD
o
I
3
Q
4
Q
1
Q
2
Q
ref
I
-V
SS
V
DD
o
I
3
Q
1
Q
2
Q
(a) (b)
Fig. 33. (a) Espejo de corriente nMOS. (b) Espejos alternativos.
i
D
= K (v
GS
V
T
)
2
=
1
2
k
0 W
L
(v
GS
V
T
)
2
(76)
Para el circuito mostrado
I
D1
= I
ref
=
V
DD
V
GS
R
(77)
De acuerdo a la ecuacin (76), se determinan I
o
e I
D1
.
I
D1
=
1
2
k
0
_
W
L
_
1
(v
GS
V
T
)
2
(78)
I
o
=
1
2
k
0
_
W
L
_
2
(v
GS
V
T
)
2
(79)
Para nalmente tener
I
o
= I
ref
_
W
L
_
1
_
W
L
_
2
La Fig. ??b, muestra distintas implementaciones de es-
pejos de corriente con transistores nMOS, las cuales per-
mitirn polarizar el amplicador diferencial.
X. Circuitos BiCMOS
Debido a que el BJT tiene mejor transconductancia que
el MOSFET, para los mismos valores de corriente de po-
larizacin en cc, tendrn mejor ganancia. Por otro lado,
el MOSFET tienen mejor impedancia de entrada, lo que
lo hace ideal para circuitos con entrada de voltaje. La
combinacin de ambas tecnologas con el n de mejorar
las prestaciones de amplicadores multietapas permite el
nacimiento de los circuitos BiCMOS, los cuales tiene mejo-
ras sustanciales en los circuitos para aplicacin digital y
anloga.
A. BiCMOS Darlington
Este amplicador se muestra en la Fig. 34a, posee una
alta impedancia de entrada y una gran capacidad de corri-
ente. Para la aplicacin tipo seguidor de emisor de la Fig.
34b, se determina la ganancia de voltaje, as
BIAS
Q
V
1
Q
2
I
v
o
v
i
R
L
Q
1
Q
2
v
o
v
i
R
L
CC
v g
+
GS
m
v
GS
_
i
b
h
fe
i
b
h
ie
R
L
v
o
v
i
BIAS
Q
V
1
Q
2
I
(a)
(c)
(b)
(d)
Fig. 34. (a) Amplicador Darlington BiCMOS. (b) Aplicacin. (c)
En ca. (d) A pequea seal.
v
o
= R
L
(1 +h
fe
) i
b
(80)
g
m
v
gs
= i
b
(81)
v
i
= v
gs
+i
b
h
ie
+v
o
(82)
Reemplazando (81) en (82) se tiene que v
i
= v
gs
+
g
m
v
gs
h
ie
+v
o
; entonces v
gs
=
vivo
1+gmhie
, por lo tanto, reem-
plazando la corriente en (80) y luego v
gs
, se tiene
v
o
= R
L
(1 +h
fe
) g
m
v
gs
= R
L
(1 +h
fe
) g
m
v
i
v
o
1 +g
m
h
ie
v
o
v
i
=
(R
L
(1 +h
fe
) g
m
)
_
1 +
R
L
(1+h
fe
)gm
1+gmhie
_
(1 +g
m
h
ie
)
Para determinar R
in
se tiene que i
i
!0, luego R
in
= 1.
Para calcular R
out
, se anula la excitacin de acuerdo a la
Fig. 35, luego se plantean las ecuaciones.
v
g
+
GS
m
v
GS
_
i
b
h
fe
i
b
h
ie
v
p
v =0
i
+
i
p
Fig. 35. Clculo de Rout.
i
p
= i
b
(1 +h
fe
)
v
p
= i
b
h
ie
v
gs
g
m
v
gs
= i
b
Asi resolviendo se tiene R
out
=
vp
ip
=
hie+
1
gm
(1+h
fe
)
:
12
B. BiCMOS Diferencial
El circuito de la Fig. 36 es un amplicador diferencial
con nMOS con carga activa. Este ser un circuito con muy
alta impedancia de entrada y muy alta ganancia de voltaje.
v
i
Q
V
DD
v
i
v
o
2
1 2
1
Q
2
Q
3
Q
4
I
-V
ss
Fig. 36. Amplicador Diferencial BiCMOS.
Analizando en en ca
v
i v
i
v
o
2
1
2
h
fe
v
v
gs1
h
ie
h
oe
1
i
b4
i
b3
gs2
h
fe
i
b4
i
b3
h
oe
1
h
ie
+
_
_
+
v
gs1
g
m
v
gs2
g
m
Fig. 37. Diferencial BiCMOS en ca.
v
o2
= (g
m
v
gs2
h
fe
i
b4
)
1
h
oe
(83)
Considerando que Q
3
= Q
4
; h
ie3
= h
ie4
= h
ie
,
1
hoe
3
=
1
hoe
4
=
1
hoe
; se tiene que i
b4
= i
b3
, entonces,
2i
b4
+ h
fe
i
b4
+ i
b4
h
ie
h
oe
= g
m
v
gs1
. Despejando la corri-
ente i
b4
=
gmvgs
1
2+h
fe
+hiehoe
:
Dado que v
gs1
= v
gs2
, y por la malla de entrada se
tiene que v
i1
v
i2
= v
gs2
v
gs1
= 2v
gs2
v
o2
=
_
g
m
v
gs2
h
fe
g
m
v
gs1
2 +h
fe
+h
ie
h
oe
_
1
h
oe
= v
gs2
g
m
_
2 + 2h
fe
+h
ie
h
oe
2 +h
fe
+h
ie
h
oe
_
1
h
oe
(84)
Si h
fe
>> 1, se puede aproximar a
v
o2
' v
gs2
g
m
2
1
h
oe
=
g
m
h
oe
v
i
(85)
C. BiCMOS Cascode
El circuito de la Fig. 38 es un amplicador cascode BiC-
MOS, para este caso se tiene una etapa en fuente comn
V
BIAS
Q
V
CC
v
i
v
o
1
Q
2
I
Fig. 38. Amplicador Cascode BiCMOS.
conectada con otra etapa en base comn. Note que la base
es un terminal de polarizacin. Circuito de alta impedan-
cia de entrada y alta impedancia de salida.
Anlisis en ca
v
i
v
o
R
L
v
gs
i
b
i
b
+
_
i
i
v
p
v
gs
i
b
i
b
g v
gs m
h
+
_
+
i
p
ie
h
fe
g v
gs m h
ie
h
fe
(a)
(b)
Fig. 39. (a) Cascode con carga R
L
. (b) Determinacin de Rout:
De acuerdo al equivalente de la Fig. 39a, se tiene que
i
i
= 0, luego R
in
=
vi
ii
! 1: Por otro lado, usando un
generador de prueba en la salida se tiene que i
p
= h
fe
i
b
,
pero como v
i
= 0, esto implica que g
m
v
gs
= 0, as i
b
+
h
fe
i
b
= 0, luego, i
b
= 0, por lo tanto, R
out
=
vp
ip
!1.
La ganancia de voltaje se determina de (86).
v
o
= h
fe
i
b
R
L
= h
fe
g
m
v
i
(1 +h
fe
)
R
L
(86)
XI. Conclusiones
Los circuitos multietapa son sistemas construidos a par-
tir de varios transistores, estos pueden estar acoplados en-
tre s, ya sea en forma directa o a travs de un capacitor.
Cuando las etapas son acopladas por capacitor se habla de
circuitos de ca, si son acopladas en forma directa se habla
de circuitos en cc y ca. Las conguraciones multietapa
clsicas, el par darlington, el amplicador diferencial y el
cascode, presentan caractersticas propias, alta impedancia
de entrada e incremento de la corriente, alto RRMC y alta
impedancia de salida respectivamente, las cuales pueden
ser mejoradas combinando dichos circuitos con otros ele-
mentos, ya sea para su polarizacin (fuentes de corriente
activas) o como carga. La tecnologa BiCMOS aprovecha
lo mejor de ambas familias de transistores, de tal forma de
incrementar las prestaciones, en R
in
, A
v
y R
out
.
References
[1] Savant, C. Roden, M, Carpenter, G. 1992. Diseo electrnico.
Adisson Wesley Iberoamericana.
[2] Sedra, A. Smith, K. 1998. Microelectronics Circuits. Oxford
Press.