Circuitos Lgicos

Cuando se trabaja con circuitos digitales es muy comn que al final de un diseo se tenga un circuito con un nmero de partes (circuitos integrados y otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de partes correcta (la menor posible) hay que optimizarlo (reducirlo). Un diseo ptimo causar que: - El circuito electrnico sea ms simple - El nmero de componentes sea el menor - El precio de proyecto sea el ms bajo - La demanda de potencia del circuito sea menor - El mantenimiento del circuito sea ms fcil. - Es espacio necesario (en el circuito impreso) para la implementacin del circuito ser menor. En consecuencia que el diseo sea el ms econmico posible. Una herramienta para reducir las expresiones lgicas de circuitos digitales es la matemticas de expresiones lgicas, que fue presentada por George Boole en 1854, herramienta que desde entonces se conoce como lgebra de Boole.

Las reglas del lgebra Booleana son:

(punto): significa producto lgico. + (signo de suma): significa suma lgica

Operaciones bsicas en el algebra booleana

Ley Distributiva, ley Asociativa, ley Conmutativa

Precedencia y Teorema de Morgan

Para asegurarse de que la reduccin del circuito electrnico fue exitosa, se puede utilizar la tabla de verdad que debe dar el mismo resultado para el circuito simplificado y el original.

LAS COMPUERTAS LOGICAS

Las compuertas lgicas son bloques de construccin bsica de los sistemas digitales; operan con nmeros binarios, por lo que se les denomina puertas lgicas binarias. En los circuitos digitales todos los voltajes, a excepcin de las fuentes de alimentacin, se agrupan en dos posibles categoras: voltajes altos y voltajes bajos. Todos los sistemas digitales se construyen utilizando bsicamente tres compuertas lgicas bsicas, estas son las AND, OR y NOT; o la combinacin de estas.

Qu es TTL?
Acrnimo ingls de Transistor-Transistor Logic o "Lgica Transistor a Transistor". Tecnologa de construccin de circuitos electrnicos digitales, en los que los elementos de entrada de la red lgica son transistores, as como los elementos de salida del dispositivo.

Caractersticas de los TTL

La familia de circuitos integrados TTL tienen las siguientes caractersticas: - La tensin o voltaje de alimentacin es de + 5 Voltios, con Vmin = 4.75 Voltios y Vmax = 5.25 Voltios. Su fabricacin es con transistores bipolares multiemisores. - La velocidad de transmisin entre los estados lgicos es su mejor ventaja, ciertamente esta caracterstica le hacer aumentar su consumo. - Su compuerta bsica es la NAND

Familia de los Circuitos Lgicos Integrados

Tensiones de entrada y salida en tecnologa TTL

Compuerta AND
La compuerta AND realiza la funcin de producto lgico y la expresin de su funcin es X=A*B. Su representacin es la que se muestra en las siguiente s figuras. La primera es la representacin de una compuerta AND de 2 entradas y la segunda de una compuerta AND de 3 entradas.

La compuerta Y lgica ms conocida tiene dos entradas A y B, aunque puede tener muchas ms (A,B,C, etc.) y slo tiene una salida X Las compuertas AND de 2 y 3 entradas tienen la siguiente tabla de verdad:
A 0 0 1 1 B 0 1 0 1 Salida (X) 0 0 0 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Salida (X) 0 0 0 0 0 0 0 1

Se puede ver claramente que la salida X solamente es "1" (1 lgico, nivel alto) cuando la entrada A como la entrada B o la entrada C para la AND de 3 entradas estn todas en "1". Una compuerta AND puede tener muchas entradas. Una compuerta AND de mltiples entradas puede ser creada conectando compuertas simples en serie. El problema de poner compuertas en cascada, es que el tiempo de propagacin de la seal desde la entrada hasta la salida, aumenta.

Si se necesita una compuerta AND de 3 entradas y no una hay disponible, es fcil crearla con dos compuertas AND de 2 entradas en serie o cascada como se muestra en el siguiente diagrama.

Se puede deducir que el tiempo de propagacin de la seal de la entrada C es menor que los de las entradas A y B (Estas ltimas deben propagarse por dos compuertas mientras que la entrada C se propaga slo por una compuerta). De igual manera, se puede implementar compuertas AND de 4 o ms entradas.

Compuerta OR
La compuerta O lgica o compuerta OR realiza la funcin de suma lgica (no suma binaria), y la expresin de su funcin es X=A+B. La salida X de la compuerta OR ser "1" cuando la entrada "A" o la entrada "B" estn en "1". Expresndolo en otras palabras: En una compuerta OR, la salida ser "1", cuando en cualquiera de sus entradas haya un "1". La compuerta OR se representa con la siguiente funcin booleana: X = A+B X = B+A

Compuerta OR de dos entradas.

La representacin de la compuerta "OR" de 2 entradas y su tabla de verdad se muestran a continuacin.

A 0 0 1 1

B 0 1 0 1

Salida (X) 0 1 1 1

La compuerta OR tambin se puede implementar con interruptores como se muestra en la figura de arriba a la derecha, en donde se puede ver que cerrando el interruptor A "O" el interruptor B se encender la luz "1" = cerrado , "0" = abierto, "1" = luz encendida

Compuerta OR de tres entradas

En las siguientes figuras se muestran la representacin de la compuerta "OR" de tres entradas con su tabla de verdad y la implementacin con interruptores .

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Salida (X) 0 1 1 1 1 1 1 1

La lmpara incandescente se iluminar interruptores (A o B o C) se cierre.

cuando

cualquiera

de

los

Se puede ver que cuando cualquiera de ellos est cerrado la lmpara estar alimentada y se encender. La funcin booleana es X = A + B + C .

Compuerta NOT
Esta compuerta realiza la funcin de complementacin de la seal de entrada. La compuerta NOT, tambin llamada compuerta inversora. La compuerta NOT entrega en su salida el inverso (opuesto) de la entrada. El smbolo y la tabla de verdad son los siguientes:

La salida de una compuerta NOT tiene el valor inverso al de su entrada. En el caso del grfico anterior la salida X = A Esto significa que: - Si a la entrada tenemos un "1" lgico, a la salida har un "0" lgico y, - Si a la entrada tenemos un "0" lgico a la salida habr un "1" lgico. Nota: El apstrofe en la siguiente expresin significa "negado". Entonces: X = A es lo mismo que X = A Las compuertas NOT se pueden conectar en cascada, logrando despus de dos compuertas, la entrada original. Ver el siguiente grfico y la tabla de verdad.

Compuerta NAND
Una compuerta NAND realiza la funcin de complemento de producto lgico. Esta compuerta puede implementar con la concatenacin de una

compuerta AND o "Y" de dos entradas y una compuerta NOT o "No" o inversora. Ver la siguiente figura.

Al igual que en el caso de la compuerta AND, sta se puede encontrar en versiones de 2, 3 o ms entradas.

Tablas de verdad de la compuerta NAND

Como se puede ver la salida X slo ser "0" cuando todas las entradas sean "1". Nota: Un caso interesante de este tipo de compuerta, al igual que la compuerta NOR o "NO O", es que en la primera y ltima lnea de la tabla de verdad, la salida X es tiene un valor opuesto al valor de las entradas. En otras palabras: Con una compuerta NAND se puede obtener el comportamiento de una compuerta NOT o "NO". Aunque la compuerta

NAND parece ser la combinacin de 2 compuertas (1 AND y 1 NOT), sta es ms comn que la compuerta AND a la hora de hacer diseos. En la realidad este tipo de compuertas no se construyen como si combinramos los dos tipos de compuertas antes mencionadas, si no que tienen un diseo independiente.

En el diagrama se muestra la implementacin de una compuerta NOT con una compuerta NAND. En la tabla de verdad se ve que slo se dan dos casos a la entrada: cuando I = A = B = 0 cuando I = A = B = 1.

Compuerta NOR
Una compuerta lgica NOR realiza la funcin de complemento de la suma lgica (No suma binaria). Se puede implementar con la concatenacin de una compuerta OR con una compuerta NOT, como se muestra en la siguiente figura.

Al igual que en el caso de la compuerta lgica OR, sta se puede encontrar en versiones de 2, 3 o ms entradas. Las tablas de verdad de estos tipos de compuertas son las siguientes

Como se puede ver la salida X slo es "1", cuando todas las entradas son "0".

Compuerta lgica NOT creada con una compuerta lgica NOR

Un caso interesante de este tipo de compuerta, al igual que la compuerta lgica NAND, es que cuando las entradas A y B A, B y C (caso de una compuerta NOR de 3 entradas) se unen para formar una sola entrada, la salida (X) es exactamente lo opuesto a la entrada, Ver la primera y la ltima filas de la tabla de verdad. En otras palabras: Con una compuerta lgica NOR se puede lograr el comportamiento de una compuerta lgica NOT. Ver el siguiente diagrama.

Compuerta OR Exclusiva u OREX

La compuerta XOR compuerta OR exclusiva compuerta O excluyente, esta compuerta realiza la funcin equivalente a la suma binaria(no lgica), ya que cuando todas sus entradas son iguales su salida es cero y es uno cuando las entradas uno son impares. El siguiente diagrama muestra e smbolo de una compuerta XOR (O exclusiva) de 2 entradas

Comprender el funcionamiento de esta compuerta digital es muy importante para despus poder implementar lo que se llama un comparador digital. La siguiente figura muestra la tabla de verdad de una compuerta XOR de 2 entradas

Y se representa con la siguiente funcin booleana X = A.B + A.B A diferencia de la compuerta OR, la compuerta XOR tiene una salida igual a "0" cuando sus entradas son iguales a 1.

Si se comparan las tablas de verdad de la compuerta OR y la compuerta XOR se observa que la compuerta XOR tendr un uno ("1") en su salida cuando la suma de los unos "1" en las entradas sea igual a un nmero impar

La ecuacin se puede escribir de dos maneras: X = A.B + A.B La siguiente figura muestra la tabla de verdad de una compuerta XOR de 3 entradas.

De la misma manera que el caso anterior se puede ver que se cumple que X = 1 slo cuando la suma de las entradas en "1" sea impar .

Circuito XOR equivalente

Tambin se puede implementar la compuerta XOR con una combinacin de otras compuertas ms comunes. En el siguiente diagrama se muestra una compuerta XOR de dos entradas implementada con compuertas bsicas: la compuerta AND, la compuerta OR y la compuerta NOT

MAPAS DE KARNAUGH
Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificacin de circuitos lgicos. Cuando se tiene una funcin lgica con su tabla de verdad y se desea implementar esa funcin de la manera ms econmica posible se utiliza este mtodo. Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la funcin lgica basada en ella. (primera forma cannica). Ver que en la frmula se incluyen solamente las variables (A, B, C) cuando F es igual a "1". Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0" se pone C, etc

Una vez obtenida la funcin lgica, se implementa el mapa de Karnaugh

Este mapa tiene 8 casillas que corresponden a 2n, donde n = 3 (nmero de variables (A, B, C)) La primera fila corresponde La segunda fila corresponde La primera columna corresponde a BC La segunda columna corresponde a BC La tercera columna corresponde a BC La cuarta columna corresponde a BC = 10 (B=1 y a a = 00 = 01 = 11 C=0) A A (B=0 (B=0 (B=1 = = y y y 0 1 C=0) C=1) C=1)

En el mapa de Karnaugh se han puesto "1" en las casillas que corresponden a los valores de F = "1" en la tabla de verdad. Tomar en cuenta la numeracin de las filas de la tabla de verdad y la numeracin de las casillas en el mapa de Karnaugh. Para proceder con la simplificacin, se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, etc. (slo potencias de 2). Los "1"s deben estar adyacentes (no en diagonal) y mientras ms "1"s tenga el grupo, mejor.

Simplificacin de funciones con mapas de Karnaugh

Obtener la funcin de un Mapa de Karnaugh es el procedimiento inverso a la de la realizacin del mapa. Un trmino de la funcin coloca uno o ms "unos" en el mapa de Karnaugh. Tomar esos unos, agrupndolos de la forma adecuada, nos permite obtener los trminos de la funcin Utilizaremos los Mapas de Karnaugh para obtener una funcin mnima de dos niveles Suma de Productos. Una expresin de dos niveles sdp se considerar la expresin mnima si: 1. No existe otra expresin equivalente que incluya menos productos. 2. No hay otra expresin equivalente que conste con el mismo numero de productos, pero con un menor numero de literales. Observe que hablamos de UNA expresin mnima y lo LA expresin mnima. Esto porque pueden existir varias expresiones distint as, pero equivalentes, que satisfagan esta definicin y tengan el mismo numero de productos y literales. La minimizacin de funciones sobre el mapa de Karnaugh se aprovecha del hecho de que las casillas del mapa estn arregladas de tal forma que entre una casilla y otra, en forma horizontal o vertical existe ADYACENCIA LOGICA. Esto quiere decir que entre una casilla y otra solo cambia una variable. Definimos los mintrminos adyacentes desde el punto de vista lgico como dos mintrminos que difieren solo en una variable. Agrupando casillas adyacentes obtenemos trminos productos que eliminan las variables que se complementan, resultando esto en una versin simplificada de la expresin. El procedimiento es el de agrupar "unos" adyacentes en el mapa; cada grupo corresponder a un termino producto, y la expresin final dar un OR (suma) de todos los trminos producto. Se busca obtener el menor numero de trminos productos posible, lo que implica que cada termino producto debe contener el mayor numero de mintrminos posibles. Antes de comenzar formalmente con la discusin sobre minimizacin veamos por un momento el siguiente mapa de Karnaugh, resultado de la funcin.

Se ve del grfico que hay dos grupos cada uno de cuatro "1"s, (se permite compartir casillas entre los grupos). La nueva expresin de la funcin boolena simplificada se deduce del mapa de Karnaugh.

- Para el primer grupo (rojo): la simplificacin da B (los "1"s de la tercera y cuarta columna) corresponden a B sin negar) - Para el segundo grupo (azul): la simplificacin da A (los "1"s estn en la fila inferior que corresponde a A sin negar.

Finalmente la funcin resultante es:

Sea otro ejemplo:

Una tabla de verdad como la d e la siguiente funcin booleana:

Donde la funcin es:

Se ve claramente que la funcin es un reflejo del contenido de la tabla de verdad cuando F = "1" Con esta ecuacin se crea el mapa de Karnaugh y se escogen los grupos. Se lograron hacer 3 grupos de dos "1"s cada uno .

Se puede ver que no es posible hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla que es compartida por los tres grupos. La funcin simplificada es:

 
Grupo en azul: AB, grupo marrn: AC, grupo verde: BC Circuito lgico de la funcin anterior.

Un ejemplo con 4 variables: Sea la siguiente funcin obtenida de la tabla de verdad mostrada abajo:

   

 

Como podemos notar, la funcin est expresada en forma cannica, por lo que cada mintrmino "colocar" un 1 en su casilla correspondiente como se muestra en el mapa de Karnaugh correspondiente.
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C D F (funcin) 0 0 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1

Supongamos por un momento que agrupemos los "unos" del mapa de Karnaugh como se muestra en la figura. Segn esto tenemos cuatro trminos que son termino I termino II termino III termino IV A (agrupa 8 unos _ BC (agrupa 4 unos _ _ AC D (agrupa 2 unos __ _ _ AB C D (agrupa 1 uno y es de 1 variable) y es de 2 variables) y es de 3 variables) y es de 4 variables)

Puede verse que a medida que agrupamos mayor cantidad de "unos", el trmino tiene menos literales. El agrupamiento se hace con una cantidad de "unos" que son potencias de 2. As agrupamos 2 mintrminos, 4 mintrminos y 8 mintrminos. Cada vez que aumentamo s, el termino va eliminando una variable. En una funcin de 4 variables, un termino que tenga un solo "uno" tendr las cuatro variables. De hecho es un termino cannico. Al agrupar dos mintrminos eliminaremos una variable y el termino quedar de tres variables. Si agrupamos cuatro "unos" eliminaremos dos variable quedando un termino de dos variables y finalmente si agrupamos ocho "unos" se eliminaran tres variable para quedar un termino de una variable .

Todo esto se debe a la adyacencia entre casillas y c ada vez que agrupamos, se eliminan las variables que se complementan En el ejemplo anterior la funcin obtenida es:

Pero, ser esta la funcin mnima? Otra forma de agrupar los min trminos del primer ejemplo lo vemos en la siguiente figura, lo que nos da como resultado:

que s es expresin mnima,

Es importante que al "tomar" un uno, se agrupe con todos los unos adyacentes, aunque estos uno sean parte de otros grupos. Fjese que el mintrmino 13 (11002) es comn a los tres trminos.

DECODIFICADORES
Un decodificador es un circuito lgico combinacional, que convierte un cdigo de entrada binario de N bits en M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. La Figura 1, muestra el diagrama general de un decodificador de N entradas y M salidas. Puesto que cada una de las entradas puede ser 1 o 0, hay 2N combinaciones o cdigos de entrada. Para cada una de estas combinaciones de entrada slo una de la M salidas estar activada 1, para lgica positiva; todas las otras salidas estarn en 0. Muchos decodificadores se disean para producir salidas 0 activas, lgica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto ltimo se indica siempre por la presencia de pequeos crculos en las lneas de salida del diagrama del decodificador

Algunos decodificadores no usan todos los 2N cdigos posibles de entrada, sino slo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL,

tiene un cdigo de entrada de 4 bits, el cual slo usa diez grupos codificados BCD, 0000 hasta 1001. Algunos de estos decodificadores se disean de tal manera, que si cualquiera de los cdigos no usados se aplican a la entrada, ninguna de las salidas se activar .

Puede hacerse referencia a este decodificador de distintas maneras, tod as ellas vlidas y usuales. Pude llamarse un decodificador de 3 lneas a 8 lneas (3x8), porque tiene tres lneas de entrada y ocho de salida. Tambin recibe el nombre de convertidor o decodificador de binario a octal, porque toma un cdigo de entrada binario de tres entradas y produce un 1 en una de las ocho (octal) salidas correspondientes a ese cdigo. A veces se hace referencia al circuito como un decodificador 1 de 8, porque una de las 8 salidas se activa a la vez. CODIGO BCD BCD son las iniciales de unas palabras inglesas que traducidas vendran a significar Cdigo Decimal codificado en Binario. Es decir cada cifra decimal se codifica segn una serie de bits binarios Cuantos?, como existen diez cifras del 0 al 9 necesitamos 4 bits por cifra. (Con 3 nos quedaramos cortos ya que como mximo podramos codificar 8 cifras). Ahora resulta que con 4

bits podramos codificar hasta 16 cifras, luego vemos que hay 6 combinaciones (de 1010 a 1111) que nunca se utilizan en el cdigo BCD; de ah que este cdigo sea menos compacto que el binario puro. - La conversin de decimal a BCD es muy fcil, lo vers con un ejemplo. Imagina que deseas convertir el nmero 15793 dado en decimal a BCD. Tomamos cada cifra decimal por separado y le asignamos la combinacin que le corresponde: 1 5 7 9 3 -> 0001 -> 0101 -> 0111 -> 1001 -> 0011 = 0x8 + 0x4 + 0x2 + 1x1 = 0x8 + 1x4 + 0x2 + 1x1 = 0x8 + 1x4 + 1x2 + 1x1 = 1x8 + 0x4 + 0x2 + 1x1 = 0x8 + 0x4 + 1x2 + 1x1

Se colocan estas combinaciones unas detrs de otras y ya tenemos el nmero convertido a BCD 15793 (decimal) -> 00010101011110010011 (BCD).

CIRCUITO INTEGRADO 7447

El decodificador 7447 es un circuito lgico que acepta un conjunto de entradas que representan nmeros binarios y que activa solamente la salida que corresponde a dicho dato de entrada. En un decodificador, dependiendo de la combinacin en sus entradas se determina qu nmero binario (combinacin) se presenta a la salida correspondiente a dicho nmero, mientras tanto todas las otras salidas permanecern inactivas Este decodificador sirve para mostrar salidas decimales a entradas binarias. Las entradas pueden estar dadas por cualquier dispositivo que tenga 4 salidas digitales como la computadora, un micro, o Simplemente utilizando switches para conmutar los unos y ceros.

DISPL

El dis lay que utilizarem s ser realizado con led`s consecutivos utilizando los mismos principios que un display de siete segmentos de nodo com n. Es decir que todos los segmentos estarn conectados al vcd y la tierra se proporcionara a travs del 7447.

( ON LED`S)

PROCEDIMIENTO Inicialmente realizaremos el diagrama del circuito para ubicar exactamente la disposicin y forma del circuito que vamos a construir tambin debemos realizar la tabla de verdad del mismo.

TABLA DE VERDAD PARA CONECTAR EL DECODIFICADOR 7447

ENTRADA

SEGMENTOS

A1 B1 C1 D1 A B C D E F G

1 1 1 1 1 1

0 1 1 0 0 0

1 1 0 1 1 0

1 1 1 1 0 0

0 1 1 0 0 1

1 0 1 1 0 1

0 0 1 1 1 1

1 1 1 0 0 0

1 1 1 1 1 1

1 1 1 0 0 1