1

INGENIERA EN MECATRNICA INGENIERA EN TELEMTICA INGENIERA EN SOFTWARE

ARQUITECTURA DE COMPUTADORAS
M. EN C. ARTURO LEZAMA LEN PROFESOR INVESTIGADOR TITULAR
MAYO AGOSTO 2011

M. en C. Arturo Lezama Len

6/13/11

Objetivo General
2

Al finalizar el curso que el alumno(a)

conozca todos los elementos que conforman a una computadora mediante la arquitectura de su diseo, y su uso.

M. en C. Arturo Lezama Len

6/13/11

Contenido
3

Unidad I. Circuitos de lgica digital Unidad II. Componentes digitales Unidad III. Representacin de datos Unidad IV. Transferencia de registros y micro

operaciones Unidad V. Programacin bsica de computadoras Unidad VI. Organizacin de memoria

M. en C. Arturo Lezama Len

6/13/11

Unidad I. Circuitos de lgica digital

4

Que al trmino de la unidad el alumno, comprenda el

funcionamiento bsico de una computadora personal mediante el estudio y puesta en marcha del funcionamiento de los dispositivos que la integran El diseo se vera en clase

M. en C. Arturo Lezama Len

6/13/11

Fundamentos del diseo de computadoras

5

Antecedentes En cuanto el primer Homo Sapiens tuvo la necesidad de contar, numerar y agrupar los diferentes elementos que constituan en su mundo cotidiano, surgi la nocin ms elemental de las matemticas. Muchas de estas nociones, que se remontan hasta los tiempos ms lejanos de la historia de la humanidad, siguen siendo para nosotros los puntos de partida para efectuar los clculos y las operaciones matemticas necesarias para resolver los problemas de nuestra era. Ejemplos de Antiguos instrumentos de Conteo: Nepohualtzintzin, baco.
M. en C. Arturo Lezama Len

6/13/11

Nace el clculo matemtico

6
El desarrollo social, artesanal y comercial que alcanz Europa en el siglo XVII,

condicion la aparicin de la primera mquina capaz de efectuar el clculo matemtico. La Pascalina. En 1642, el matemtico, filsofo y escritor francs Blaise Pascal inventa una mquina que demuestra cmo pueden realizarse los clculos de manera puramente mecnica. La Mquina de Leibniz. En 1671, el alemn Gottfried Wilhelm Leibniz, realiza automticamente los clculos de Trigonometra y Astronoma El Aritmmetro de Thomas de Colmar. En 1820, el financiero francs Charles-Xavier Thomas de Colmar idea un dispositivo basndose en piones dentados que realizan multiplicaciones y divisiones basndose en la mquina de Leibniz. La tarjeta Perforada. En 1804, el francs_ Joseph Marie Jacquard perfecciona la idea del matemtico Falcn, que un siglo antes haba descubierto un nuevo sistema para automatizar algunas fases del trabajo de las mquinas tejedoras. El telar estaba guiado automticamente en su movimiento por una serie de agujeros practicados sobre algunas tarjetas de cartn. Nace as la "tarjeta perforada" para transmitir a una mquina las instrucciones necesarias para su funcionamiento.

M. en C. Arturo Lezama Len

6/13/11

7
La Mquina Analtica de Babbage. En 1822 Charles Babbage, matemtico

ingls, inventa una "maquina diferencial" que est en condiciones de realizar automticamente clculos cientficos y astronmicos. Diez aos despus finaliza el proyecto de una "mquina diferencial". La Multiplicacin Directa. Leo Boole de 18 aos de edad, en 1887 invent la primera mquina capaz de efectuar la multiplicacin directa y no a travs de sumas repetidas. La Millonaria. El suizo Otto Steiger, en 1892, proyecta la "millonaria", que es una mquina capaz de efectuar la multiplicacin directa y no a travs de sumas repetidas. El mecanismo multiplicador est constituido por una serie de plaquitas metlicas en las que est fijadas 9 lneas y 9 columnas de pernos de largos desiguales. Calculadora de Burroughs. En 1899 el americano William S. Burroughs, hijo de un mecnico, inventa una mquina calculadora de multiplicacin directa, que se vuelve popular en todo el mundo. Herman Hollerith. En previsin del censo para el ao 1890, el experto en estadstica Herman Hollerith inventa un sistema para representar el nombre, la edad, el sexo, la direccin y otros datos esenciales de cada persona, bajo la forma de agujeros hechos en una tarjeta de cartn y contados despus elctricamente.

M. en C. Arturo Lezama Len

6/13/11

La impresin de los resultados

8

Los resultados del procesamiento, adems de

perforados sobre tarjetas, pueden ser tambin presentados en forma de documentos o forma impresa. El Rel Electromagntico.

M. en C. Arturo Lezama Len

6/13/11

El tablero de control
9

El tablero de control est formado por una

placa que tiene una serie de perforaciones, en las cuales se enchufan cables con una terminacin metlica, la cual hace contacto con terminales de la mquina interconectadas con sus diversos mecanismos internos.

M. en C. Arturo Lezama Len

6/13/11

Los contadores y la memoria

10

La ejecucin de las operaciones aritmticas est a

cargo de los mecanismos de clculo o contadores, formados por grupos de ruedas y engranes de dientes en Movimiento, cuyas diferentes posiciones corresponden a las varias cifras decimales. Si durante el curso de una operacin un dato tiene que ser utilizado ms de una vez en operaciones sucesivas, interviene la "memoria", un dispositivo mecnico que se detiene en una cierta posicin "recordando" as la cifra en cuestin por todo el tiempo que sea necesario
6/13/11

M. en C. Arturo Lezama Len

El primer calculador electrnico de la Historia

11

En 1943 la Universidad de Pennsylvania propone al Ejrcito de los

Estados Unidos la realizacin de una mquina capaz de resolver, a alta velocidad, los problemas balsticos de la artillera. Proyectado por J. Presper Eckert, John W. Mauchly y Herman H. Goldstine, el calculador empieza a funcionar en febrero de 1946 con el nombre de ENIAC (Electronic Numerical Integrator and Computer) y es empleado para efectuar, adems de los clculos balsticos para los dispositivos de tiro, otros trabajos cientficos que van desde el estudio de los rayos csmicos hasta la investigacin sobre energa Atmica. Este primer calculador electrnico es construido para desarrollar esencialmente un trabajo nico: los clculos relativos a las trayectorias balsticas. Para prepararlo para resolver un problema diferente, es necesario modificar manualmente la posicin de los diversos interruptores y las conexiones de los cables, empleando muchas personas por varios das. [IBM].

M. en C. Arturo Lezama Len

6/13/11

Arquitectura de Von John Neumman

12

Casi todas las computadoras actuales se disean

con secciones nicas de control, de almacenamiento primario y de aritmtica-lgica en la unidad de proceso. Estas computadoras se llaman a veces mquinas de Von Neumman porque siguen el enfoque de diseo de John Von Neumman y otros desarrollaron a mediados de la dcada de 1940. Ver Figura 1. La mquina de Von Seccin de Control Neumman.
Seccin de Almacenamie nto Primario
M. en C. Arturo Lezama Len

Seccin Aritmtica Lgica 6/13/11

13

Uno de los problemas de este diseo tradicional es que las

instrucciones se interpretan y los datos se procesan en un flujo secuencia nico Desde 1943, el cientfico de origen hngaro John Von Neumann proyecta, en el Instituto de Estudios Avanzados en la Universidad de Princeton en los Estados Unidos, lo que hoy es universalmente reconocido como el verdadero prototipo de los modernos procesadores electrnicos. La nueva mquina, que se llamar EDVAC (Electronic Discrete Variable Automatic Computer) est basada en el concepto de programa memorizado; es decir, registra en su propio interior - en la "memoria"- no son los datos para procesar, sino tambin las instrucciones para su propio funcionamiento, expresados bajo la forma de nmeros.
M. en C. Arturo Lezama Len

6/13/11

14

De esta manera, el calculador puede pasar de una

instruccin a otra, segn las necesidades, para resolver problemas diferentes. Conocida como "la mquina de Von Neumann", el calculador fue producido concretamente en los aos subsiguientes y comienza a funcionar en 1945 hasta 1950, en los Estados Unidos y en Europa se proyectan diferentes prototipos, basados en tecnologas de construccin de varios tipos y fueron identificados por las siglas: EDSAC, MADM, UNIVAC, SEAC, MANIAC, etc.
M. en C. Arturo Lezama Len

6/13/11

Funcionamiento de la Computadora
15

Como se muestra en la siguiente Figura 2, cuando un

microprocesador se conecta a una unidad de memoria, una unidad de entrada y una de salida, se obtiene un micro - computador. La CPU (microprocesador) se comunica con la unidad de memoria y las unidades de entrada y salida por medio de los buses. Las direcciones se envan a la memoria por el bus de direcciones, las instrucciones y/o datos se transfieren entre la CPU, la memoria y las unidades de entrada y salida por el bus de datos, y las seales del bus de control coordina todas las operaciones [FLO97].
6/13/11

M. en C. Arturo Lezama Len

16

Unidad de memoria RAM, ROM y disco.

Unidad de Entrada

Unidad de Salida

Bus de Direcciones CPU Bus de Datos

Bus de Control

El funcionamiento de un microcomputador consiste en la

ejecucin de la serie de instrucciones que constituyen el programa. En el interior de la CPU, cada instruccin es interpretada y convertida, por medio de los Micro cdigos, en seales elctricas.
6/13/11

M. en C. Arturo Lezama Len

Ciclo bsico de una Instruccin

17
Un programa est

compuesto por una serie de instrucciones, cada una de las cuales est dividida en al menos dos partes:
Cdigo de la Instruccin: expresa la accin a realizar Dato: la cantidad sobre la que se debe realizar la accin.

El desarrollo de una instruccin de programa tiene lugar de acuerdo con una

secuencia de operaciones denominada CICLO. En general, las fases en que se articula el desarrollo de un ciclo son las siguientes:
Bsqueda

de la Instruccin (FETCH) Decodificacin y Ejecucin (EXECUTE)

Esta es la forma ms simple; instrucciones ms complejas requieren varias

operaciones. En el momento de conectar la mquina, o cuando se da la orden de comenzar una tarea, la CPU toma la primera instruccin, la ejecuta, pasa a la segunda y as sucesivamente. Para seguir esta secuencia, en el seno de la CPU hay una memoria denominada CONTADOR DE PROGRAMA (normalmente indicada con las siglas PC); en esta memoria se almacena la direccin de la instruccin siguiente a ejecutar. Si todas las instrucciones fuesen secuenciales (es decir, si hubiera que realizar un programa sin saltos de un punto a otro, para conocer la direccin de la instruccin siguiente bastara con sumar 1 al contenido del PC.
M. en C. Arturo Lezama Len

6/13/11

En el grfico que sigue se muestra un ejemplo de FETCH (bsqueda de instruccin)

18

1. La CPU pone el contenido de PC (en este ejemplo = 0) en el Bus de Direcciones. 2. La memoria correspondiente (direccin 0) introduce su contenido (instruccin que la CPU

ha de ejecutar) en el Bus de datos. 3. El contenido del Bus de datos (en este caso una instruccin a ejecutar) se carga en una memoria interna de la CPU (registro); del registro pasa a la unidad de decodificacin y es transformada en las correspondientes seales elctricas. La transformacin de la instruccin en las seales se efecta mediante microprogramas especiales denominados MICRO CDIGOS, grabados de forma permanente en la CPU. Al final de este ciclo se suma 1 al contenido del PC; por lo tanto, en la instruccin siguiente s direccionar la memoria 1, y as sucesivamente. Con mucha frecuencia, en el desarrollo de un programa, no todas las instrucciones se han de ejecutar de forma secuencial. Puede darse el caso de que, tras una decisin lgica, haya que saltarse una parte del programa. Para memorizar el contenido del PC y luego poder retomarlo, al final del salto hay prevista una rea de memoria denominada STACK (pila. Al llegar una instruccin de salto, la CPU salva el contenido del PC ponindolo en el STACK; en este momento el PC ya no contiene la direccin secuencial sino el nuevo valor. Por lo tanto, se toma y ejecuta la instruccin cuya direccin est contenida en el PC, es decir, se salta a la nueva direccin. Al final la CPU retorna el valor primitivo del PC y luego (tras incrementarlo) prosigue de forma secuencial.

M. en C. Arturo Lezama Len

6/13/11

Primera fase
19
En la ejecucin del programa, el PC ha llegado, por ejemplo, al valor 21. Este valor se introduce en el Bus de Direcciones. La memoria nmero 21 responde poniendo su contenido. Por ejemplo, el cdigo correspondiente a la instruccin _alta a 100 en el Bus de Datos. El Stack todava no interviene.

M. en C. Arturo Lezama Len

6/13/11

Segunda fase
20

La CPU reconoce la instruccin de salto; memoriza el contenido del PC en SATACK 1 (es decir, memoriza cul era la ltima instruccin antes del salto) y transfiere la nueva direccin (100) a PC 2. Este valor (100) ser la siguiente instruccin a ejecutar (ver el grfico central).

M. en C. Arturo Lezama Len

6/13/11

21

En este momento (ver grfico inferior) el proceso sigue

desarrollndose normalmente: La CPU pone en el Bus de Direcciones el contenido del PC (100) y la memoria correspondiente responde poniendo su contenido en el Bus de Datos.

M. en C. Arturo Lezama Len

6/13/11

22
Esta nueva instruccin es ejecutada y el PC se incrementa en 1; por lo tanto, la

CPU pasa a ejecutar la instruccin de la memoria 101, y as sucesivamente hasta encontrar una instruccin especial cuyo significado es retorno (RETURN. Cuando la CPU se encuentra con esta instruccin no hace ms que tomar el contenido del STACK y depositarlo, incrementando, en el PC. En este momento el programa prosigue a partir de la instruccin siguiente al salto. La CPU, tras el salto a 100 (ver grfico siguiente), prosigue de forma secuencial con las instrucciones contenidas en 101,102,103. La memoria 103 contiene la instruccin RETURN. Al reconocer este cdigo, la CPU toma el contenido del STACK (en el ejemplo, 21), lo incrementa y lo escribe en el PC (en el grfico, 1, 2, 3 ). A partir de aqu el programa vuelve a su flujo primitivo (instruccin_ 22 y siguientes: 4, 5 ). Esta tcnica de recuperacin de la direccin de retorno puede usarse para saltos sucesivos; por ejemplo, si la memoria 101 contuviera a su vez una instruccin de salto, s tendra el mismo mecanismo de funcionamiento, pero con dos recuperaciones de la direccin de retorno: la primera para el primer salto (21) y la segunda para el segundo (101). El primer retorno sera a 102 (101+1) y el segundo a 22 (21+1). En este caso el espacio ocupado por el STACK es de dos clulas de memoria.

M. en C. Arturo Lezama Len

6/13/11

23

M. en C. Arturo Lezama Len

6/13/11

Tipos de Instrucciones
24

Las instrucciones que una CPU puede interpretar se dividen en cinco tipos fundamentales: 1. Instrucciones de transferencia de datos 2. Instrucciones aritmticas y lgicas 3. Instrucciones de salto 4. Instrucciones I / O (Entrada / Salida) 5. Instrucciones Especiales En funcin del tipo de CPU, cada uno de los cinco grupos se compone de un nmero diferente de instrucciones ms o menos complejas.
M. en C. Arturo Lezama Len

6/13/11

1. Instrucciones de transferencia de datos

25

Son las instrucciones que sirven para sacar o depositar un dato en una memoria. En los microprocesadores la transferencia siempre tiene lugar entre una memoria del sistema y una memoria especial, contenida en la CPU, denominada REGISTRO. Las instrucciones de transferencia de datos pueden ser de tres clases: Inmediatas: en el registro indicado se carga un valor numrico determinado; por ejemplo: cargar en el registro Al valor 120. Directas: el registro se carga con el contenido de una memoria determinada; por ejemplo: cargar en el registro A el valor numrico contenido en la memoria 25. Al contrario de lo que ocurre con la instruccin precedente, el registro no se carga con un dato especificado (inmediatamente sino que lo hace con el contenido de la memoria 25. Indirectas: constituyen una extendi del tipo anterior. El registro se carga con dos instrucciones sucesivas, de las que la primera suministra la segunda, y la segunda el dato; por ejemplo: cargar el registro A con 50 indirecto.
M. en C. Arturo Lezama Len

6/13/11

2. Instrucciones aritmticas y lgicas

26

Este grupo instrucciones comprende tanto las operaciones aritmticas como las lgicas. Para efectuar una operacin hay que suministrar las direcciones de las que tomar los datos y aquella en la que hay depositar el resultado. La secuencia lgica completa de las instrucciones ha suministrar es la siguiente: 1) Cargar el registro A con el primer dato (contenido, por ejemplo, en la memoria 26) 2) Efectuar la operacin (por ejemplo, la suma) entre el contenido de A (primer dato) y el de la memoria indicada (por ejemplo, 41): el resultado est en A. 3) Depositar el contenido de A (resultado) en la memoria indicada (por ejemplo, 53)
M. en C. Arturo Lezama Len

6/13/11

3. Instrucciones de salto
27

Permite saltar de un punto a otro del programa. Se dividen en dos tipos fundamentales: - Instrucciones de salto propiamente dicho (JUMP). - Instrucciones de salto con retorno. En el primer caso, la ejecucin prosigue desde el punto de llegada del salto hasta el final del programa; en el segundo caso, al encontrar la instruccin RETURN, la ejecucin vuelve a partir de la instruccin siguiente a la del salto.
M. en C. Arturo Lezama Len

6/13/11

4. Instrucciones I/O (Entrada Salida)

28

Permite leer o escribir un dato mediante los perifricos.

M. en C. Arturo Lezama Len

6/13/11

5. Instrucciones Especiales
29

Muchas slo son inherentes a CPU concretas, y no tienen aplicacin_ general. Las principales tienen que ver Con las funciones Interrup.

M. en C. Arturo Lezama Len

6/13/11

Clases de Interrupciones
30

Una solicitud de servicio de un dispositivo perifrico se denomina

Interrupcin [FLO97]. Los canales de solicitud de interrupcin (IRQ) o interrupciones de hardware, los usan varios dispositivos de hardware para enviar una seal a la tarjeta madre avisndole que debe satisfacer una solicitud. Este procedimiento es el mismo que sigue un estudiante al levantar la mano para indicar que necesita atencin. Por lo general las interrupciones de hardware se jerarquizan d acuerdo con sus nmeros; con algunas excepciones, las interrupciones de ms alta prioridad tienen los nmeros ms bajos, y tambin preceden a las interrupciones de baja prioridad al interrumpirlas. Como resultado, ocurren varias interrupciones en su sistema de manera conjunta, y cada interrupcin se anida dentro de otra. Con frecuencia, a las interrupciones externas de hardware se les denomina Interrupciones enmascarables o apagadas por un corto tiempo, mientras el CPU se utiliza para otras operaciones crticas.

M. en C. Arturo Lezama Len

6/13/11

31

Intel diseo una arquitectura de administracin de energa llamada modo de administracin del sistema (SMM). SMM proporciona recursos de hardware como cronmetros, registros y otros puertos lgicos E-S que controlan y descargan componentes mviles de computadoras sin interferir con ninguno de los otros recursos del sistema. El SMM tiene una interrupcin de administracin del sistema (SMI), la cual sirve en eventos de administracin de energa; es independiente y de ms alta prioridad que cualquier otra de las interrupciones. Cuando se detecta un error de verificacin de paridad, los circuitos de verificacin de paridad de la tarjeta madre generan un interruptor no enmascarable (NMI), que detiene el procesamiento y atrae la atencin del sistema hacia el error. El NMI causa que se ejecute una rutina en la ROM la cual detiene la CPU.
M. en C. Arturo Lezama Len

6/13/11

Ejecucin de una interrupcin

32

Generalmente, el trmino servicio significa el envo

de datos o recepcin de datos desde el dispositivo, o la realizacin de algn proceso de actualizacin.

M. en C. Arturo Lezama Len

6/13/11

E/S por sondeo

33
Uno de los mtodos de servir a los perifricos se denomina sondeo (polling). Este

mtodo consiste en que la CPU comprueba secuencialmente cada perifrico a determinados intervalos, para ver si necesitan o estn preparados para el servicio. La CPU selecciona secuencialmente a cada dispositivo perifrico, por medio del multiplexor, para ver si necesita el servicio, comprobando el estado de una lnea que indica si el dispositivo est preparado. Determinados perifricos pueden necesitar servicio a intervalos irregulares e impredecibles, es decir, ms frecuentemente en unas ocasiones que en otras. Sin embargo, la CPU debe sondear al dispositivo a la velocidad ms alta. Por ejemplo, supongamos que un determinado perifrico necesita ocasionalmente servicio por cada 1000 , pero la mayor parte de las veces requiere servicio slo cada 100 . Como puede ver, se desperdicia un precioso tiempo de proceso si la CPU sondea al dispositivo, como debe de hacerlo a su velocidad mxima (cada 1000 ), puesto que casi siempre el dispositivo no va a necesitar servicio cuando se le sondea. Cada vez que la CPU sondea un dispositivo, debe detener el programa que est procesando, ir a la secuencia del sondeo, proporcionar el servicio en caso necesario y volver al punto en el que haba dejado el programa en curso.

M. en C. Arturo Lezama Len

6/13/11

34

Otro problema del mtodo de la E/S por sondeo de

forma secuencial es que, si dos o ms dispositivos necesitan servicio a un mismo tiempo, el primero al que se sondee ser el primero en recibir el servicio, y los dems deber esperar, aunque precisen el servicio mucho ms urgentemente que el primero seleccionado.

M. en C. Arturo Lezama Len

6/13/11

35

Como puede ver, ste mtodo slo es deseable para dispositivos que precisan un servicio a intervalos regulares y predecibles, y nicamente en las situaciones en que no haya que tener en cuenta condiciones de prioridad.

M. en C. Arturo Lezama Len

6/13/11

Ejecucin con interrupcin y espera de E/S

36
Este mtodo supera las desventajas del mtodo por sondeo. En el mtodo de

interrupcin, la CPU responde a las necesidades de servicio slo cuando el dispositivo perifrico solicita el servicio. De este modo, la CPU se puede concentrar en la ejecucin del programa en curso, sin tener que interrumpirlo innecesariamente para ver si los perifricos necesitan servicio. Una solicitud de servicio de un dispositivo perifrico se denomina interrupcin. Cuando la CPU recibe una interrupcin de E/S, para temporalmente el programa en curso y carga de la memoria un programa especial (rutina de servicio) para el dispositivo particular que ha enviado la interrupcin. Cuando se completa la rutina de servicio, la CPU vuelve al punto donde estaba. Un dispositivo denominado controlador programable de interrupciones (PIC, Programable Interrupt Controller) maneja las interrupciones en funcin de prioridades, aceptando solicitudes de servicio de los perifricos. Si dos o ms perifricos solicitan servicio al mismo tiempo, el que tenga asignada la prioridad ms alta recibe el primero, y luego el que tenga la siguiente prioridad ms alta, y as sucesivamente. Despus de enviar una seal de interrupcin (INTR) a la CPU, el PIC proporciona a la CPU la direccin de comienzo en memoria de la rutina de servicio apropiada. Este proceso se llama vectorizacin.

M. en C. Arturo Lezama Len

6/13/11

Ver siguiente figura.

37

M. en C. Arturo Lezama Len

6/13/11

Interrupciones Mltiples
38

Un microprocesador puede tener lneas de entrada de interrupcin sencilla o mltiple. Hay tambin la posibilidad de que varias fuentes soliciten el servicio de peticin simultneamente. En este caso, el programa de servicio debe decidir cul fuente va a servir primero. El mtodo ms comn de manipular mltiples interrupciones es comenzar la rutina de servicio haciendo un sondeo de las interconexiones a fin de identificar aquella que ha generado la requisicin. La rutina de servicio prueba cada fuente en secuencia para buscar si la seal de interrupcin est activada. Una vez que se haya identificado una interrupcin se descartan las dems interrupciones hasta que se haya completado una rutina de servicio para una fuente particular.
M. en C. Arturo Lezama Len

6/13/11

39

Una interrupcin prioritaria es un sistema de interrupcin que establece

una prioridad sobre varias fuentes para determinar cul condicin se va a servir primero, cuando llegan dos o ms requisiciones simultneamente. El establecer la prioridad de las interrupciones se puede lograr mediante la programacin o por conformacin de los materiales. Por el mtodo de la programacin hay solamente una direccin vector para todas las interrupciones. El programa de servicio comienza en la direccin vector y sondea las fuentes de interrupcin en secuencia. El orden en el cual se prueban las fuentes determina la prioridad de cada peticin de interrupcin. La fuente de mayor prioridad se prueba primero y si su seal de interrupcin est activada el control se bifurca a otra rutina de servicio para esta fuente. De lo contrario, se prueba la siguiente fuente en prioridad y as_ sucesivamente. As_ la rutina de servicio inicial para todas las interrupciones consiste de un programa que prueba las fuentes de interrupcin en secuencia y que se bifurca a una de las muchas rutinas de servicio. La rutina de servicio particular alcanzada pertenece a la fuente de mayor prioridad dentro de todas las fuentes que pueden interrumpir el procesador.
M. en C. Arturo Lezama Len

6/13/11

Ejemplo de secuencia temporal con varias interrupciones

40

La siguiente figura muestra una configuracin de interrupcin vectorial posible. El diagrama muestra cuatro fuentes conectadas a una OR para conformar una entrada simple de peticin de interrupcin. El microprocesador tiene dentro de s un flip flop de habilitacin de interrupcin (IEN) que puede ser puesto a 1 o 0 con instrucciones de programa. Cuando IEN se pone a 0 o se borra se desecha la peticin de interrupcin. Si IEN se pone a 1 y el microprocesador est al final de la ejecucin de una instruccin, el microprocesador reconoce la interrupcin habilitando INTACK. La fuente de interrupcin responde a INTACK colocando un vector de interrupcin en DBUS. El flip flop IEN controlado por programa permite al programador decidir si puede usar la facilidad de interrupcin o no. Si hay una instruccin para borrar el flip flop IEN dentro del programa, significa que el programador no quiere que el programa se interrumpa. (IEN se borra con la seal de puesta a cero). Una instruccin para poner a 1 IEN indica que la facilidad de interrupcin ser usada mientras que el programa est en marcha. Algunos microprocesadores usan un bit de interrupcin enmascarado en el registro de condicin en vez de un flip flop IEN separado.

M. en C. Arturo Lezama Len

6/13/11

41

Asmase que el vector de interrupcin suministrado responde a una requisicin de interrupcin haciendo las siguientes operaciones: SP SP SP + 1, M[SP] SP + 1, M[SP] PC(H) PC(L)

INTACK 1 P(H) 0, PC(L) IEN 0

M. en C. Arturo Lezama Len

DBUS

6/13/11

42

De esta manera la fuente de interrupcin puede especificar cualquier direccin vector entre 0 y 255 para servir como direccin de bifurcacin a una rutina de servicio. IEN se borra para inhabilitar interrupciones posteriores. El programador puede poner a uno IEN en el programa de donde es adecuado habilitar interrupciones posteriores. El regreso de una interrupcin es similar al regreso de una subrutina. Se sacan valores de la pila y la direccin de regreso se transfiere al PC.

M. en C. Arturo Lezama Len

6/13/11

Estructura de interconexiones
43

La pastilla de interconexin es un componente LSI que provee el

enlace de interconexin entre un microprocesador y un dispositivo I/O. Cuando est en el modo de salida de datos, la interconexin recibe informacin binaria del bus de datos al ritmo y modo de transferencia del microprocesador y la transmite a un dispositivo externo al ritmo y modo de transferencia del dispositivo. La interconexin se comporta de manera similar en el modo de entrada de datos, excepto que la direccin de transferencia est en la direccin opuesta. Una interconexin consiste de un nmero de registros, lgica de seleccin y circuitos de control que configuran las transferencias requeridas. La lgica de interconexiones incluye a menudo dentro de una pastilla RAM o ROM para proporcionar un componente LSI que incluya condiciones de memoria e interconexin dentro de una pastilla de CI.
M. en C. Arturo Lezama Len

6/13/11

44

Los fabricantes de microprocesadores complementan sus productos con un conjunto de pastillas de interconexin adecuadas para la comunicacin entre el microprocesador y una variedad de dispositivos de entrada u salida normalizados. Los componentes de interconexin se disean usualmente para operar con un bus del sistema microprocesador particular sin ninguna lgica adicional diferente de la decodificacin de direcciones. Hay una variedad de componentes de interconexin de uso comercial y cada uno puede ser clasificado en una de las cuatro categoras. Una interconexin perifrica en paralelo transfiere datos entre el microprocesador y el dispositivo perifrico. Una interconexin de comunicacin en serie convierte los datos en paralelo del microprocesador a datos en serie para la transmisin y convierte los datos en serie entrantes a datos en paralelo para ser recibidos por el microprocesador. Una interconexin dedicada especial es construida para comunicarse con un dispositivo particular de entrada y salida o puede ser programada para operar con un dispositivo particular. Una interconexin de acceso directo a memoria (DMA) se usa para transferir datos directamente entre un dispositivo externo y la memoria. Los separadores del bus en el microprocesador son inhabilitados y pasan al estado de alta impedancia durante la trasferencia DMA.
M. en C. Arturo Lezama Len

6/13/11

45

Las unidades de interconexin comerciales pueden

tener nombres diferentes que los que aqu se listan. Ms an, las caractersticas internas y externas varan considerablemente de una unidad comercial a otra. En esta seccin, se discuten las caractersticas comunes de los componentes de interconexin y se explican en trminos generales los diferentes modos de trasferencia que tienen [MAN82].

M. en C. Arturo Lezama Len

6/13/11

Interconexin con Buses

46

Qu es un Bus? El bus no es ms que la ruta a lo largo de la cual viajan los datos. ste se emplea con fines de comunicacin y se establece entre dos o ms elementos de una computadora. As, una PC tiene muchas clases de buses, entre ellos destacan los siguientes:
1. 2. 3. 4.

El Bus del procesador El Bus de direcciones El Bus de memoria El Bus de E-S (Bus de Expansin) = Bus principal del sistema
6/13/11

M. en C. Arturo Lezama Len

El Bus del procesador

47

Es la ruta de comunicacin entre el CPU y los chips de soporte inmediato. Este bus se usa para transferir datos entre el CPU y el bus principal del sistema, por ejemplo, o entre el CPU y la cach de memoria externa. La siguiente figura muestra la manera en que el bus encaja dentro de un sistema de PC tpico.

Tomo 1, Captulo 5. Ranuras de bus y tarjetas E-S [MUE97]

M. en C. Arturo Lezama Len

6/13/11

El Bus de direcciones
48

Es un subconjunto de los buses del procesador y

memoria. El bus de direcciones indica qu direccin en la memoria o en el bus del sistema se necesita para utilizarse en una operacin de transferencia de datos. Este bus indica el lugar preciso donde ocurrir la siguiente transferencia del bus o de la memoria. El tamao del bus de memoria tambin controla la cantidad de memoria que el CPU dirige de manera indirecta.

M. en C. Arturo Lezama Len

6/13/11

El Bus de memoria
49

Se emplea para transferir informacin entre el CPU y la memoria principal (el RAM de su sistema). Este bus es un procesador o es implantado por un conjunto de chips dedicados, responsables de la transferencia de informacin entre el bus del procesador y el de memoria. La informacin que viaja por el bus de memoria se transfiere a una tasa mucho ms lenta que la informacin del bus del procesador. Como se muestra en la siguiente figura.

M. en C. Arturo Lezama Len

6/13/11

El Bus de E-S (Bus de Expansin) = Bus principal del sistema

50

El bus de E-S permite a su CPU comunicarse con

dispositivos perifricos. El bus y sus ranuras de expansin asociadas se necesitan porque los sistemas bsicos tal vez no satisfagan todas las necesidades de todas las personas que los compran. El bus de E-S le permite agregar dispositivos a su computadora para expandir sus capacidades. Los componentes ms bsicos de la computadora, como los controladores de la unidad de disco duro y las tarjetas adaptadoras de video, se conectan dentro de ranuras de expansin; tambin puede conectar dispositivos ms especializados, como tarjetas de sonido y de interfaz de CD- ROM.
M. en C. Arturo Lezama Len

6/13/11

Los tipos principales de Arquitectura E-S son:

51

ISA Arquitectura de Micro canal (MCA) EISA Bus local VESA (Bus VL) Bus local PCI Tarjetas PC (sobre todo, PCMCIA) Slot AGP

M. en C. Arturo Lezama Len

6/13/11

ISA
52
ISA, un acrnimo para la Arquitectura Estndar de la Industria, es la

arquitectura de bus introducida con la IBM PC original en 1981, que despus se expandi con la IBM PC/AT en 1984. ISA es la base de la computadora personal moderna y la primera arquitectura usada en la mayora de los sistemas PC que se distribuyen hoy en el mercado. El bus ISA permiti a miles de fabricantes construir sistemas cuyos componentes fueran intercambiables. El bus ISA de 8 bits, se usa en las computadoras IBM originales. En su forma fsica, la ranura de expansin recuerda al sistema de lengeta y ranura que los fabricantes de muebles alguna vez usaron para unir dos piezas de madera. Una tarjeta adaptadora con 62 contactos de oro en su esquina inferior, conectada dentro de una ranura en la tarjeta madre que tiene 62 contactos de oro. En trminos de electrnica, esta ranura ofrece 8 lneas de datos y 20 de direccionamiento, lo cual le permite a la ranura manejar 1M de memoria. El bus ISA de 16 bits, la segunda generacin del chip 80286 maneja 16 bits en el bus de E-S al mismo tiempo. El bus ISA de 32 bits, aparecieron antes de que se estableciera el estndar de 32 bits. Antes de que las especificaciones MCA y EISA, algunos distribuidores empezaron a crear sus propios buses patentados de 32 bits, los cuales eran extensiones del bus ISA. Por lo comn se usan para memoria de expansin o tarjetas para video.
M. en C. Arturo Lezama Len

6/13/11

Arquitectura de Micro canal (MCA)

53

La introduccin de los chips de 32 bits signific que el bus ISA no

pudiera manejar el poder de otra nueva generacin de CPU. Los chips 386DX transfieren 32 bits de datos a la vez, pero el bus ISA slo maneja un mximo de 16 bits. En lugar de extender el bus ISA de nuevo, IBM decidi construir otro; el resultado fue el bus MCA. ste un acrnimo de Arquitectura de Micro Canal es diferente por completo del bus ISA y su tecnologa es superior en todos los aspectos. Una de las razones por la que MCA no ha sido aceptado de manera universal por los sistemas de ranuras de 32 bits, es que las tarjetas adaptadoras diseadas para sistemas ISA no funcionan en los sistemas MCA. El bus MCA tambin soporta el control del bus. Mediante el establecimiento de este control, el bus MCA proporciona mejoras de desempeo significativas sobre los buses ISA. En el diseo MCA estn implicados cuatro tipos de ranuras:
16

bits 16 bits con extensiones de video 16 bits con extensiones para coincidencia de memoria 32 bits
M. en C. Arturo Lezama Len

6/13/11

EISA
54

Es un acrnimo de Arquitectura Extendida Estndar

de la Industria. Anunciado en 1988 como una respuesta a la presentacin de IBM del bus MCA. Muy pocos adaptadores EISA se desarrollaron, y se centraron alrededor de controladores de disco y tarjetas de red para servidores. Lo que salv a EISA es que es compatible con ISA.

M. en C. Arturo Lezama Len

6/13/11

Bus local VESA (Bus VL)

55

( 1 9 9 2 - 1 9 9 4 ) L a A s o c i a c i n d e E s t n d a r e s

Electrnicos de Vdeo (VESA, por sus siglas en Ingles), desarrollo una especificacin de bus local estandarizada conocida como bus local VESA, o slo bus VL. Ofrece acceso directo a memoria del sistema a la misma velocidad que el procesador. El bus VL compatible o la unidad de disco duro, mediante el uso de un chip 486.

M. en C. Arturo Lezama Len

6/13/11

Bus local PCI

56

A principios de 1992, Intel estaba a la vanguardia en la

creacin de otro grupo industrial formado con los mismos objetivos de grupo VESA, con relacin al bus PC. Al reconocer la necesidad de superar la debilidad de los buses ISA e EISA se integr el grupo de inters especial de PCI. PCI es un acrnimo para Interconexin de Componentes Perifricos. La especificacin del PCI se lanz en junio de 1992 y se actualiz en abril de 1993, rediseo el tradicional bus PC al insertar otro entre el CPU y el bus original de E-S por medio de puentes. En lugar de enchufarlo de manera directa dentro del bus del procesador, con sus delicados tiempos (como se llev a cabo en el bus local y el bus VL), un nuevo grupo de chips controladores se desarroll para extender el bus, como se muestra en la siguiente figura.
M. en C. Arturo Lezama Len

6/13/11

Diagrama Conceptual del bus PCI

57

M. en C. Arturo Lezama Len

6/13/11

Tarjetas PC (sobre todo, PCMCIA)

58

En un esfuerzo por brindar el tipo de expansin en las computadoras porttiles que los usuarios estn acostumbrados a utilizar en los sistemas de escritorio, la Asociacin Internacional de tarjetas de memoria de computadoras (PCMCIA) ha establecido varios estndares para tarjetas de expansin del tamao de una tarjeta de crdito, que encajan dentro de una pequea ranura en las computadoras porttiles. Permiten agregar tarjetas de expansin de memoria, mdems con fax, adaptadores SCSE, tarjetas de red de rea local (Wireless), tarjetas de sonido, unidades de disco duro, controladores de CDROM. Describe 4 estndares: Tipo I de PCMCIA, maneja tarjetas de 3.3 mm de grosor, funcionan para tarjetas de memoria PCMCIA. Tipo II de PCMCIA, maneja tarjetas de 5 mm de grosor, soporta cualquier tipo de dispositivo de expansin (como un MODEM) o adaptador LAN. Tipo III de PCMCIA, maneja tarjetas de 10.5 mm de grosor, compatibles con el Tipo I y II, cuya finalidad es el operar con unidades de disco duro removibles. Tipo IV de PCMCIA, compatibles con el Tipo I, II, y III.
M. en C. Arturo Lezama Len

6/13/11

Slot AGP
59

Esta ranura por lo general se encuentra a un lado de las

ranuras PCI, es un poco ms pequea, y es color caf. Trabaja a 64 bits y se utiliza nicamente para conectar una tarjeta aceleradora grfica tridimensional, esta diseado para modificar la transferencia de informacin grfica en la computadora. La tarjeta AGP (Accelerated Graphic Port), es indispensable para el manejo de videojuegos actuales. Si la mother board tiene Slot AGP y no hay nada insertado en l, la tarjeta de video que se utiliza es PCI, pero se puede instalar una AGP cuando se desee. Algunas tarjetas base ya tienen integrado el chip AGP, por lo general con 8 MB en memoria de video. Pero las hay independientes de 16, 32 e incluso 128 MB de memoria de video. [CCA03]
M. en C. Arturo Lezama Len

6/13/11

Lneas de control tpicas

60

M. en C. Arturo Lezama Len

6/13/11

Tareas:
61

Estudiar Ciclo Bsico FETCH. Investigar y describir: 40 dispositivos perifricos de entrada, 40 dispositivos perifricos de salida, 25 dispositivos de entrada / salida.

M. en C. Arturo Lezama Len

6/13/11

PREGUNTAS
62

lezama@upp.edu.mx

M. en C. Arturo Lezama Len

6/13/11