UNBJBG-ESPG-Maestra en Ingeniera de Sistemas e Informtica

ARQUITECTURA DE COMPUTADORES PARALELOS

APLICACIONES: DISEANDO SISTEMAS PARALELOS DE PRUEBAS DE ALTO

DESEMPEO CON LabVIEW Los arquitectos de sistemas de pruebas deben interpretar las tecnologas cambiantes, tal como el caso de los procesadores multincleo y los buses de datos de alta velocidad, a medida que ellos diseen, desarrollen e implementen sistemas de prueba (medicin y monitoreo). Frank Lloyd Wright, un influyente arquitecto del siglo XX, dijo una vez:

Cada gran arquitecto debe ser un gran intrprete original de su tiempo, sus das y su era
Lo mismo puede ser dicho para los arquitectos de sistemas de prueba. Ellos deben interpretar las tecnologas que evolucionan, tales como los procesadores multincleo y los buses de datos de alta velocidad como PCI Express (computador industrial de arquitectura papalelo), a medida que ellos disean, desarrollan e implementan los sistemas que les han sido encomendados para construccin. Combinando estas tecnologas ms el software, ingenieros de prueba pueden crear sistemas de prueba de alto desempeo capaces de procesamiento paralelo, de mediciones paralelas e incluso de pruebas totalmente paralelas en el piso de produccin. 1. Procesamiento Paralelo En los diseos tradicionales de CPU, el desempeo est limitado por desafos pragmticos tales como la disipacin de calor debido a las altas velocidades de reloj. Para asegurar que la plataforma de PC no se quede atrs ante las demandas crecientes en procesamiento, los fabricantes de chips han desarrollado nuevos procesadores con mltiples ncleos de procesamiento. Para que las aplicaciones automatizadas de pruebas aprovechen los beneficios del desempeo y rendimiento de la tecnologa multincleo, las aplicaciones de software deben apuntar hacia los mltiples ncleos de procesamiento creando mltiples hilos que se ejecuten en los ncleos.

Figura 1. La prueba de mltiples UUTs en paralelo reduce el tiempo conjunto de la prueba mientras que mejora el uso de los instrumentos.

Prof. Alberto E. Cohaila Barrios

1/4

Fecha: 31-10--08

UNBJBG-ESPG-Maestra en Ingeniera de Sistemas e Informtica

ARQUITECTURA DE COMPUTADORES PARALELOS

Sin embargo, escribir aplicaciones multihilo en un lenguaje de programacin basado en texto, tal como C, no es algo trivial para la mayora de los diseadores e ingenieros de prueba y requiere de experiencia en la semntica de creacin y administracin de hilos y de pasar datos a travs de ellas en forma hilo seguro. Al usar ambientes de programacin grficos, tal como NI LabVIEW, los ingenieros pueden aprovechar totalmente el poder del procesamiento multincleo. Como se muestra en la Figura 1, dos ciclos en LabVIEW que no comparten una dependencia de dato automticamente se ejecutarn en hilos separados abstrayendo los detalles de la administracin de hilos lejos del desarrollador. 2. Mediciones Paralelas Las mediciones paralelas requieren que cada uno de los subcomponentes de un sistema de prueba, no solo el componente de procesamiento, soporten un modelo paralelo. Esto incluye la transferencia y la adquisicin de datos.

Figura 2. PCI Express ofrece un ancho de banda dedicado en lugar de una transferencia compartida de datos, mejorando significativamente la cantidad de datos que se pueden adquirir y escribir a disco.

La mayora de los buses de transferencia de datos para instrumentacin modular de hoy en da incluyendo PCI, USB, Ethernet y GPIB no soportan un modelo de transferencia de datos completamente paralelo debido a que los dispositivos en el bus comparten el ancho de banda. Si la tasa de adquisicin o generacin acumulada de los dispositivos de E/S es mayor a la velocidad a la cual el bus est disponible, se podran perder datos. Una solucin comn para este problema es realizar mediciones secuenciales e integrar grandes bufers de memoria en la tarjeta de E/S para que as los datos no se pierdan mientras esperan por la disponibilidad del bus de comunicaciones.

Prof. Alberto E. Cohaila Barrios

2/4

Fecha: 31-10--08

UNBJBG-ESPG-Maestra en Ingeniera de Sistemas e Informtica

ARQUITECTURA DE COMPUTADORES PARALELOS

En contraste, PCI Express, lo ltimo en buses de transferencia de datos de alto desempeo, ofrece un ancho de banda dedicado para cada dispositivo mientras entrega un rendimiento an mayor que cualquiera de los otros buses comerciales de comunicacin mencionados previamente. Disponible en x1, x4, x8 y x16 lneas (pronunciado por 1, por 4 y as sucesivamente), PCI Express provee 250 MB/s de rendimiento til por lnea. Las opciones x1 y x4 son las ms comunes para hardware de tipo instrumentacin y proveen 250 MB/s y 1 GB/s (cuatro lneas a 250 MB/s) de rendimiento dedicado, respectivamente. A medida que una tarjeta PCI Express adquiere datos, estos son transferidos desde la memoria en la tarjeta a travs de una lnea PCI Express dedicada y fluyen hacia un disco duro o hacia la memoria del sistema. Una vez en la memoria del sistema, la aplicacin LabVIEW puede acceder los datos, y si se emplea junto con un procesador multincleo, la medicin paralela se completa, abarcando desde seales hasta mediciones finales.

Computador Industrial (Arquitectura Paralela)

Figura 3. PCI Express y la instrumentacin modular ofrecen un modelo escalable para mediciones paralelas.

A medida que una tarjeta PCI Express adquiere datos, estos son transferidos desde la memoria en la tarjeta a travs de una lnea PCI Express dedicada y fluyen hacia un disco duro o hacia la memoria del sistema. Una vez en la memoria del sistema, la aplicacin LabVIEW puede acceder los datos, y si se emplea junto con un procesador multincleo, la medicin paralela se completa, abarcando desde seales hasta mediciones finales. 3. Prueba Paralela Con el procesamiento multincleo, PCI Express y LabVIEW, arquitectos de pruebas pueden crear sistemas paralelos de medicin capaces de probar una sola unidad bajo prueba (UUT) a la vez. La definicin de prueba paralela, sin embargo, es que mltiples UUTs sean sometidas simultneamente a prueba. La alternativa es probar secuencialmente UUTs, una despus de la otra. Aunque las pruebas paralelas claramente reducen el tiempo de prueba agregado, incrementan el rendimiento de la misma y mejoran el uso de los instrumentos (ver Figura 4), la complejidad de desarrollar un sistema paralelo de prueba puede ser totalmente prohibitivo. El desarrollo de software administrador de pruebas que implemente la prueba de mltiples UUTs al mismo tiempo requiere de una comprensin a bajo nivel de cmo el sistema operativo trabaja con operaciones en paralelo, tal como el caso de Windows Critical Sections, y consideraciones
Prof. Alberto E. Cohaila Barrios 3/4 Fecha: 31-10--08

UNBJBG-ESPG-Maestra en Ingeniera de Sistemas e Informtica

ARQUITECTURA DE COMPUTADORES PARALELOS

cuidadosas de cmo implementar el compartir mltiples instrumentos a travs de varias UUTs sin crear conflictos o cuellos de botella.

Figura 4. La prueba de mltiples UUTs en paralelo reduce el tiempo conjunto de la prueba mientras que mejora el uso de los instrumentos.

Una alternativa para desarrollar un sistema personalizado de prueba paralela desde el principio es usar un software administrador de prueba comercial, tal como NI TestStand. NI TestStand abstrae la complejidad de bajo nivel en el desarrollo de sistemas de pruebas paralelas usando caractersticas incluidas para la ejecucin de secuencias paralelas de prueba en mltiples hilos y administrando tanto los recursos de sistema operativo como de instrumentos. 4. Completando la Arquitectura de Pruebas Paralelas Los procesadores multincleo y PCI Express estn cambiando el panorama de las PC modernas y estn ayudando a la programacin grfica de LabVIEW cumplir la promesa de ofrecer un procesamiento y mediciones verdaderamente paralelas basados en el flujo de datos de la lgica de un ingeniero. Cuando NI TestStand se emplea en conjunto, se completa la arquitectura de pruebas paralelas. El resultado son sistemas de prueba con un rendimiento mejorado de datos, usando PCI Express; un poder de procesamiento mejorado, usando LabVIEW y procesadores multincleo; y finalmente costos de prueba totales disminuidos por UUT, usando NI TestStand. Nota: Para aprender ms sobre la creacin de arquitecturas de pruebas paralelas con LabVIEW, visite ni.com/info e ingrese nsis7302.

Prof. Alberto E. Cohaila Barrios

4/4

Fecha: 31-10--08