Sistemas Electrnicos Digitales

Pg. 33

TEMA 4:

ANLISIS Y SNTESIS DE CIRCUITOS COMBINACIONALES

4.1.

ALGORITMO DE ANLISIS.

Analizar un circuito lgico combinacional consiste en la obtencin de una descripcin formal de su funcin lgica. Una vez que tenemos una descripcin de la funcin lgica, podramos realizar otras operaciones. Determinar el comportamiento del circuito para varias combinaciones de entrada. Manipular una descripcin algebraica para sugerir diferentes estructuras de circuito para la funcin lgica. Transformar una descripcin algebraica en una forma estndar que corresponde a una estructura disponible del circuito. Se puede utilizar una descripcin algebraica del comportamiento funcional del circuito en el anlisis de un sistema ms grande que incluya al circuito.

El mtodo de anlisis es sencillo: construimos una expresin lgica entre parntesis correspondiente a los operadores lgicos y a la estructura del circuito. Comenzamos por las entradas del circuito y propagamos las expresiones a travs de las puertas hasta la salida. Utilizando los teoremas del lgebra de conmutacin, simplificamos las expresiones a medida que las encontramos, o diferimos todas las manipulaciones algebraicas hasta obtener una expresin de salida. La Figura 4.1 aplica la tcnica algebraica al circuito ejemplo. La funcin de salida viene dada por la ecuacin ( 4.1 )
F=

(( X + Y ) Z ) + ( X Y Z )

( 4.1 )

Ningn teorema del lgebra de conmutacin se utiliz para obtener esta expresin. Sin embargo, empleamos los teoremas para transformar esta expresin en otra forma. Por ejemplo, puede obtenerse una suma de productos al expandir:
X Y Z X Y X+ Y (X + Y) Z F = ((X + Y ) Z) + (X Y Z )

X YZ

Figura 4.1. Expresiones lgicas para lneas de seal

Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 34

F = X Z + Y Z + X Y Z

( 4.2 )

La nueva expresin corresponde a un circuito diferente que realiza la misma funcin lgica. El mtodo de anlisis desarrollado ignora el retardo del circuito y predice solamente el comportamiento de estado estacionario de los circuitos lgicos combinacionales. Es decir, predicen una salida de circuito como una funcin de sus entradas bajo la suposicin de que las entradas han estado estables por largo tiempo, relativo a los retardos en la electrnica del circuito.

4.2.

SNTESIS DE CIRCUITOS. CRITERIOS DE OPTIMIZACIN

Para desarrollar un circuito lgico combinacional, por lo general, tenemos una descripcin en palabras de un problema o desarrollamos uno nosotros mismos. Ocasionalmente, la descripcin es una lista de combinaciones de entrada para las cuales una seal debera de encenderse o apagarse, el equivalente verbal de una tabla de verdad o de la notacin o . Con frecuencia no es econmico realizar un circuito lgico directamente de la primera expresin lgica que aparezca en su cabeza. Las expresiones de suma y productos cannicos son especialmente costosas debido a que el nmero de posibles mintrminos y maxtrminos (y por tanto de puertas lgicas) crecen exponencialmente con el nmero de variables, por lo que la minimizacin de un circuito combinacional mediante la reduccin del nmero y tamao de las puertas lgicas necesarias para construirlo tiene una gran importancia. Los mtodos tradicionales de minimizacin de circuitos combinacionales que estudiaremos tienen como punto de partida una tabla de verdad o, de manera equivalente, una lista de mintrminos o una lista de maxtrminos. Los mtodos de minimizacin reducen el costo de un circuito de dos niveles de tres maneras: e) Minimizando el nmero de puertas de primer nivel. f) Minimizando el nmero de entradas en cada puerta de primer nivel (minimizando el nmero de trminos producto o trminos suma). g) Minimizando el nmero de entradas en la puerta de segundo nivel (minimizando el nmero de literales en los trminos producto o trminos suma). Sin embargo, los mtodos de minimizacin no consideran el costo de los inversores de entrada En general al minimizar un sistema digital para su implementacin con puertas lgicas ofrece: Menor costo, consumo de potencia, espacio fsico, tiempo de respuesta.

4.3.

SIMPLIFICACIN DE FUNCIONES
Utilizaremos tres mtodos distintos para conseguir estos objetivos de minimizacin: Mtodo de Minimizacin Algebraica. Mtodo de Minimizacin a travs de Mapas de Karnaugh. Mtodo de Minimizacin Tabular.

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 35

4.3.1. Minimizacin algebraica Podemos utilizar las propiedades del lgebra de Boole para simplificar expresiones de SDP o PDS, eliminando literales innecesarias o incluso trminos enteros de producto o sumas. Suponga que dos trminos producto p1 y p2 que aparecen en una expresin de SDP son idnticos excepto por una literal, que aparece como x en un trmino y como x en el otro. Se dice que estos trminos son lgicamente adyacentes en x. Podemos rescribir la suma p1 + p2 como px + px. Ahora px + px = p x + x = p (1) =p

)
( 4.3 )

Por lo tanto, los dos trminos productos p1 y p2 adyacentes en x se pueden reemplazar por un slo trmino p, el cual se obtiene al eliminar de ambos el literal correspondiente a x. Por el principio de dualidad, en una expresin PDS se puede sustituir el producto s1s2 de los trminos s1 = s + x y s2 = s + x que tambin se denominan adyacentes en x, por el trmino nico, ms sencillo, s. Resumiremos el argumento anterior de forma ms general en el siguiente teorema de minimizacin. Teorema: Sea E cualquier expresin booleana y x una variable; entonces:

(a) E x + E x = E (b ) ( E + x ) ( E + x ) = E
Ejemplo: Simplificacin de una funcin de conmutacin por manipulacin algebraica.
f ( a, b, c ) = ( 0,1, 2,3, 7 ) = abc + abc + abc + abc + abc
3

( 4.4 )

Solucin: Por una parte

abc + abc + abc + abc

ab a ab

y por otra

abc + abc
bc

luego f ( a, b, c ) = a + bc La misma tcnica se puede aplicar a la expresin cannica de PDS

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 36

Ejemplo: Simplificar la siguiente funcin de conmutacin:

z = a b c + a b a c
Solucin:

( )

paso1: z = a b c + a b (a + c) z = a b c + a b + a b c paso 2 : z = a b c + a b + a b c + a b c z = a c (b + b ) + a b (1 + c) z = a c + a b paso3 : z = a (c + b )

Implementacin original:
A B C A B A C Z

Implementacin minimizada: A B C Z

Ahora estamos listos para especificar de manera precisa el principal problema de diseo que nos interesa en este captulo:

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 37

Dada una funcin booleana f(x1, x2, ... , xn), determine una expresin SDP PDS E para f que: (a) contenga la cantidad mnima de trminos producto (en el caso SDP) o de trminos suma (en el caso PDS) y (b) sea tal que ninguna expresin de f que contenga el mismo nmero de trminos, contenga menos literales.
La expresin E se denomina expresin SDP(PDS) mnima y un circuito N que corresponde directamente a E se conoce como circuito SDP (PDS) mnimo. En todos los problemas de minimizacin que realizamos hay una suposicin implcita: no hay lmites con respecto al abanico de entrada o abanico de salida, es decir, no hay lmites con respecto al nmero de entradas que hay en cada puerta y el nmero de entradas al que se puede conectar una salida. Sin embargo, los elementos lgicos prcticos tienen niveles mximos del abanico de entrada y salida limitados por aspectos tecnolgicos
4.3.2. implicantes, implicados. expresiones sdp(pds)

Definicin: Se dice que f1 x implica f 2 x o bien f 2 x incluye a f1 x si x / f1 x = 1

()

()

()

()

()

f1 x f 2

ejemplo:

()

() ( x)
f3 0 1 0 1

f2 x = 1

x 00 01 10 11

f1 0 1 1 0

f2 0 1 1 1

f1 f 2 f3 f 2
f1 y f3 no se pueden comparar por esta relacin de implicacin.

Implicante: Una implicante de una funcin f es un trmino producto p que implica a f, es decir, se cumple la relacin
Para toda X tal que p(X) = 1, f(X) = 1 Hay un trmino dual que se aplica a trminos suma que se denomina implicada el cual es un trmino suma s que cumple la relacin Para toda X tal que s(X) = 0, f(X) = 0 Ejemplo: Sea la funcin x 0 0 0
Departamento Electrnica (Univ. Mlaga)

y 0 0 1

z 0 1 0

f 0 0 1
Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 38

0 1 1 1 1

1 0 0 1 1

1 0 1 0 1

1 0 1 0 1

x yz f x yz f x+ y+ z f x+ y+ z f Definicin: Se denomina implicantes de orden 1, 2, 3, ..., siendo el de orden 1 el que mayor nmero de literales tenga en el trmino producto (suma), y aumenta a medida que disminuye el nmero de literales. Definicin: Un trmino producto P1 cubre a un trmino producto P2, si slo si, todos los literales de P1 estn contenidos en los literales de P2. Existe una definicin dual para los trminos suma. Definicin: Una Implicante I de una funcin f es una Implicante prima de f si no hay ningn trmino que cubre a I que a su vez sea implicante de la funcin. Podemos hacer la definicin dual para una Implicada prima.

Ejemplo: Consideremos la funcin x 0 0 0 0 1 1 1 1 Implicantes de primer orden

a b c, a b c , a b c, a b c, a b c

y 0 0 1 1 0 0 1 1

z 0 1 0 1 0 1 0 1

f 0 0 1 0 1 1 1 1

Implicantes de segundo orden Aplicando la ecuacin ( 4.4 )

a b, a b, a c, a c, b c

Implicantes de orden tres

Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 39

Slo hay uno que es a.

b c es un implicante prima, puesto que no est cubierto por a, es decir, b c es un implicante prima puesto que no existe ningn implicante de orden superior que lo cubra y sea implicante de la funcin. Definicin: Una suma completa, es aquella suma formada por todos los implicantes primas de la funcin.

En el caso de la funcin anterior la suma completa sera:

f = a + bc

Definicin: Una suma irredundante sera cualquier suma de implicantes primas de la funcin que cubre a la funcin y tal que si se elimina una implicante prima, la expresin resultante no cubre a la funcin. La suma completa anterior es tambin una suma irredundante. Puede haber ms de una suma irredundante Teorema: Toda funcin de n variables tiene una suma irredundante cuyo nmero de implicantes primas es menor o igual que 2n-1. Definicin: Una Implicante esencial es la implicante prima que aparece en todas las suma irredundantes. Definicin: Una Implicante prima absolutamente eliminable es aquella implicante prima que no aparece en ninguna de sus sumas irredundantes. Definicin: Una Implicante prima condicionalmente eliminable es aquella implicante prima que aparece en algunas implicantes primas y en otras no. Definicin: Una suma mnima, es la suma irredundante de la funcin con menor nmero de implicantes primas. Definicin: La suma estrictamente mnima es la suma mnima con un menor nmero de literales.

Ejemplo: Sea la funcin a 0 0 0 0 0 0 0 0 1 1 1 1

Departamento Electrnica (Univ. Mlaga)

b 0 0 0 0 1 1 1 1 0 0 0 0

c 0 0 1 1 0 0 1 1 0 0 1 1

d 0 1 0 1 0 1 0 1 0 1 0 1

f 0 1 0 0 0 1 1 1 0 0 0 1
Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 40

1 1 1 1

1 1 1 1

0 0 1 1

0 1 0 1

1 1 0 1

Implicante de primer orden

abcd , abcd , abcd , abcd , abcd , abcd , abcd , abcd

Implicantes de segundo orden

acd , abc , acd , abc , abd , abd , bcd , bcd
I1 I2 I3 I4 I5 I6 I7 I8

Implicantes de tercer orden

bd
I9

Podemos comprobar que I9 cubre a los implicantes I5, I6, I7, I8, los cuales, en consecuencia no sern implicantes primas. Los implicantes primas de la funcin sern I1, I2, I3, I4, I9 puesto que no existe ningn implicante de orden superior que lo cubra, y a su vez sea implicante de la funcin. SC = I1 + I2 + I3 + I4 + I5 SI = I1 + I2 + I3 + I4
4.3.3. Mapas de Karnaugh

Suma completa de la funcin Suma irredundante. Adems es suma mnima

Anteriormente vimos que la simplificacin de funciones de conmutacin utilizando los postulados y teoremas del lgebra de conmutacin no es una tarea fcil. En otras palabras, la minimizacin de funciones de conmutacin por el mtodo algebraico no ofrece un procedimiento patrn a seguir para obtener una solucin. As pues, si queremos realizar eficazmente la minimizacin de funciones de conmutacin, es claro que debemos contar con tcnicas viables, estandarizadas y sistemtica, que nos proporcionen un mapa del camino hacia la respuesta correcta. El mapa de Karnaugh es una herramienta de este tipo, aplicable a funciones de hasta seis variables. Los mapas de Karnaugh son uno de los medios ms poderosos en el repertorio del diseador lgico. Su importancia se basa en la utilizacin de la capacidad de la mente humana para percibir patrones en representaciones pictricas de datos. En realidad, un mapa de Karnaugh no es ms que una representacin grfica de la tabla de verdad de una funcin lgica. La Figura 4.2 muestra mapas de Karnaugh para funciones lgicas de 2, 3 y variables. El mapa para una funcin lgica de n variables es un conjunto de 2n celdas, una por cada posible combinacin de entrada o mintrmino. Las filas y columnas de un mapa de Karnaugh se etiquetan de tal modo que la combinacin de entrada para cualquier celda se determina fcilmente de los encabezamientos de la fila y columna para esa celda. El pequeo nmero dentro de cada celda es el correspondiente nmero de mintrmino en la tabla de verdad. As pues, cuando dibujamos el mapa de Karnaugh para una funcin dada, cada celda del mapa contiene la informacin del rengln numerado de la tabla de
Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

X 0 0 1 1 Y Minter 0 1 0 1 0 1 2 3 Y 0 1 X 0
0 1 2 3

Pg. 41
X 1
W 0 0 0 0 0 X 0 0 0 0 1 Y 0 0 1 1 0 Z 0 1 0 1 0 Minter 0 1 2 4 Y 1 1 1 1 15 X WX YZ 00 01 11 10 00
0 1 3 2

W 01
4 5 7 6

11
12 13 15 14

10
8 9 11 10

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

Minter 0 1 2 4 5 6 7 XY Z 0 1 00
0 1

X 01
2 3

11
6 7

10
4 5

Figura 4.2. Mapas de Karnaugh de 2, 3 y 4 variables

verdad de la funcin: un 0 si la funcin es 0 para esa combinacin de entrada, o un 1 de otro modo.

Minimizacin de sumas de productos

La ordenacin de la filas y columnas en los mapas de Karnaugh se debe a que cada celda se corresponde con una combinacin de entrada que difiere de cada una de sus vecinas inmediatamente adyacentes en slo una variable. Por ejemplo, las celdas 5 y 13 en el mapa de 4 variables de la Figura 4.2 difieren solamente en el valor W. Las celdas correspondientes a los bordes izquierdo/derecho y superior/inferior son los vecinos menos obvios; por ejemplo, las celdas 12 y 14 en el mapa de cuatro variables de la Figura 4.2 son adyacentes porque difieren solamente en el valor de Y. Cada combinacin de entrada de un 1 en la tabla de verdad corresponde a un mintrmino en la suma cannica de la funcin lgica. Puesto que los pares de celdas 1 adyacentes en el mapa de Karnaugh tienen mintrminos que difieren en solo una variable, los pares de mintrminos se combinan en un solo trmino producto utilizando el teorema de la ecuacin ( 4.4 ). De este modo, podemos emplear un mapa de Karnaugh para simplificar la suma cannica de una funcin lgica. En la Figura 4.3 muestra un ejemplo de simplificacin de una funcin de conmutacin utilizando un mapa de Karnaugh.

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1

F 0 1 1 0 0 1 0 1 XY Z 0 1 00
0 1

XYZ X 01 11
2 3

XY 10 Z 0 Z 1 1 Y 00 01 1 1 11

X 10 XZ

0 1

1 0

6 7

0 1

4 5

0 1

Z YZ

Figura 4.3.

f = X ,Y , Z (1, 2, 5, 7 ) : Tabla de verdad; Mapa de Karnaugh; Combinacin de celdas 1 adyacentes.

Juan Carlos Tejero Calado

Departamento Electrnica (Univ. Mlaga)

Sistemas Electrnicos Digitales

XY 00 Z 0 1 1 1 Y X 01 11 1 10 1 1 Z Y XZ XY 00 Z 0 1 1 1 X 01 1 1 Y 11 1 10 1 Z X Z

Pg. 42

(a)
b)

(b)
f = X ,Y , Z ( 0,1, 2, 3, 4, 6 ) f = X ,Y , Z ( 0,1, 4,5, 6 )

Figura 4.4. Mapa de Karnaugh con trminos producto en crculos. a)

En muchas funciones lgicas el procedimiento de combinacin de celdas se extiende a combinar ms de dos celdas 1 en un solo trmino producto. Como por ejemplo las funciones mostradas en la Figura 4.4. En general 2i celdas 1 pueden ser combinadas para formar un trmino producto conteniendo n i literales, donde n es el nmero de variables de la funcin. Una regla matemtica precisa determina cmo las celdas 1 se combinan y la forma del correspondiente trmino producto:

Un conjunto de 2i celdas 1 se combina si existen i variables de la funcin lgica que tomen las 2i posibles combinaciones dentro de ese conjunto, mientras que las restante n- i variables tienen el mismo valor en todo ese conjunto. El trmino producto correspondiente tiene n i literales, donde una variable est complementada si aparece como cero en todas las celdas uno, y no est complementada si aparece como 1.

Grficamente, esta regla quiere decir que podemos encerrar en un crculo conjuntos de 2n 1s, en el que podemos determinar los literales del correspondiente trmino producto; para cada variable lo hacemos de la manera siguiente:

Si un crculo cubre solamente las reas del mapa donde la variable es cero , entonces la variable est complementada en el trmino producto. Si un crculo cubre solamente las reas del mapa donde la variable es 1, entonces la variable no est complementada en el trmino producto. Si un crculo cubre tanto reas del mapa donde la variable es 0 como donde la variable es 1, entonces la variable no aparece en el trmino producto.

Minimizacin de productos de sumas

Aplicando en principio de dualidad, minimizamos las expresiones de productos de sumas al examinar los ceros de un mapa de Karnaugh. Cada 0 en el mapa corresponde a un maxtrmino en el producto cannico de la funcin lgica. El proceso entero de la subseccin anterior se reformula de manera dual, incluyendo las reglas para escribir trminos de suma correspondientes a los conjuntos de crculos de ceros, a fin de encontrar el producto mnimo. En general, para hallar la realizacin de dos niveles de ms bajo costo para una funcin lgica, tenemos que encontrar tenemos que encontrar tanto una suma mnima como un producto mnimo y compararlos
Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 43

Ejemplos de minimizacin con mapas de Karnaugh

WX YZ 00 01 11 Y 10
0 1 3 2

W 00 01
4 5 7 6

11
12 13 15 14

10
8 9 11 10

WX 00 YZ XZ Z Y 00 01 11 10

W 01 11 1 1 1 1 1 1 X Z 10 WX

1 1

1 1 1

X F(W,X,Y,Z) = m(5,7,12,13,14,15)

WX YZ 00 01 11 Y 10 00
0 1 3 2

W 01
4 5 7 6

WX 10 YZ W.Z Z Y W.X.Y 00 01 1 11 10 1 1 1 X 1 1 1 00 01 11

W 10 X.Y.Z

11
12 13 15 14

8 9 11

1 1 1

1 1

Z X . Y. Z

10

X F(W,X,Y,Z) = m(1,2,3,5,7,11,13)

WX YZ X Y Z XZ 1 Y 1 X 1 1 1 1 1

W WX 1 WZ Z Y 1 YZ XZ

WX 1 1 1 1 1 1 X

W W 1 1 1 1 Z

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 44

WX YZ 00 01 11 Y 10 00
0 1 3 2

W 01
4 5 7 6

WX 10 YZ 00 1 1 Z YZ Y 01 11 10 X 1 1 00 01 1 1 11 1 1 1 1

W 10 XY WZ 1 1 Z

11
12 13 15 14

1 1

8 9

1 1

1 1 1

11

10

XZ WX

X F(W,X,Y,Z)= m(1,3,4,5,9,11,12,13,14,15)

F = XY + XZ + WX

Figura 4.5. Mapa de Karnaugh; Implicantes primos y celdas distinguidas.

Funciones mnimas

Celdas Distinguidas: Son aquellas celdas cubiertas por un nico implicante primo.

Un implicante primo esencial contiene al menos una celda distinguida. La suma de todos los implicantes primos de una funcin lgica se llama suma completa. Aunque la suma completa es siempre una forma legtima de realiza una funcin lgica, no siempre es mnima. Por ejemplo, considere la funcin lgica mostrada en la Figura 4.5, tiene cinco implicantes primos, pero la suma mnima incluye solamente tres de ellos. As pues, qu implicantes primos elegir para cubrir una funcin? Puesto que un implicante primo esencial es el nico que cubre a una celda 1, debe ser incluido en toda suma mnima de la funcin lgica. De este modo, el primer paso en el proceso de bsqueda de la funcin mnima de una funcin sera encontrar las celdas distinguidas. En el ejemplo de la Figura 4.5, las tres celdas 1 distinguidas se encuentran sombreadas y los correspondientes implicantes primos esenciales se encuentran encerrados en un crculo. Todas las celdas 1 en este ejemplo estn cubiertas por implicantes primos esenciales, de manera que no necesitamos ir ms all. Del mismo modo, la Figura 4.6 muestra un ejemplo donde todos los implicantes primos son esenciales, y as todos se incluyen en la suma mnima.

WX YZ 00 01 11 Y 10 00
0 1 3 2

W 01
4 5 7 6

WX 10 YZ 00 01 Z Y WY 1 11 10 1 1 00 01 1 1 1 1 X 1 1 11

W 10 WX XZ Z YZ

11
12 13 15 14

1 1 1 1

8 9 11

1 1

1 1

10

X F(W,X,Y,Z) = m(2,3,4,5,6,7,11,13,15)

F = W Y + W X + X Z + Y Z

Figura 4.6. Mapa de Karnaugh; Implicantes primos y celdas 1 distinguidas. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 45

WX 00 01 11 YZ 00 01 11 Y 10
1 3 2

W 10
8 9 11 10

WX 00 01 11 YZ 00 WY Z Y WX WX Y 01 11 10 1 1 1 1 X 1 1 1 1 1

W 10

WX 00 01 11 YZ 00 01 Z Y 11 10 X 1

W 10 WZ

1 1 1 1

4 5 7 6

1 1 1

12 13 15 14

1 1

XY Z

X F = W,X,Y,Z (0,1,2,3,4,5,7,14,15)

F = WY + WX + WXY + W Z

Figura 4.7. Mapa de Karnaugh; implicantes primos y celdas distinguidas; Mapa reducido despus de la eliminacin de implicantes primos esenciales y celdas 1 cubiertas.

Una funcin lgica en la que no todas las celdas 1 se encuentran cubiertas por implicantes primos esenciales se muestra en la Figura 4.7. Al quitar los implicantes primos esenciales y las celdas 1 que cubren, obtenemos un mapa reducido con solamente una celda 1 y 2 implicantes primos que la cubren. La eleccin en este caso es simple: hacemos uso del implicante W Z porque tiene menos entradas y por consiguiente menor costo. Para casos ms complejos, necesitamos una definicin ms compleja:

Dados dos implicantes primos P y Q en un mapa reducido, se dice que P eclipsa a Q (lo cual escribimos P Q) si P cubre por lo menos todas las celdas 1 cubiertas por Q.

Un ejemplo de eclipsamiento se muestra en la Figura 4.8. Despus de eliminar los implicantes primos esenciales, la dejamos con dos celdas 1, cada una de la cuales se encuentra cubierta por dos implicantes primos. Sin embargo, XYZ eclipsa los otros dos implicantes primos, los cuales por consiguiente se eliminan de nuestra consideracin. La Figura 4.9 muestra un caso ms difcil: una funcin lgica sin implicantes primos esenciales. Por ensayo y error encontramos dos diferentes sumas mnimas para esta funcin.

WX YZ 00 01 11 Y 10 00
0 1 3 2

W 01
4 5 7 6

WX 10 YZ WYZ 1 Z Y WYZ 00 01 11 10 1 1 1 X 1 1 00 01 11

W 10 YZ

WX 00 00 1 Z Y 01 11 10 X 1 1 01 11

W 10 WXZ

11
12 13 15 14

8 9

1 1

1 1 X

11 10

Z XYZ W X Y

F(W,X,Y,Z) = m(2,6,7,9,13,15)

F = W Y Z + W Y Z + X Y Z

Figura 4.8. Mapa de Karnaugh; Implicantes primos y celdas distinguidas; Mapa reducido despus de la eliminacin de implicantes primos esenciales y celdas 1 cubiertas. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 46

WX 00 YZ 00 01 11 Y 10
0 1 3 2

W 01
4 5 7 6

11
12 13 15 14

10
8 9

WX 00 YZ 00

W 01 11 10

1 1

1 1

01 Z Y 11 10

1 1 1

1 1 Z

11

10

X WX 00 YZ 00 01 11 Y 10 X F = W X Z + W Y Z + X Y Z 1 1 1 1 1 1 Z W Y Z W X Z Y W 01 11 10 X Y Z WX 00 YZ 00 01 11 10 1 1 1

X W 01 11 10 W Y Z 1 1 1 Z W X Z X X Y Z

F = X Y Z + W X Z + W Y Z

Figura 4.9. Mapa de Karnaugh; Implicantes primos; Una suma mnima; Otra suma mnima.

4.3.4. Funciones incompletamente especificadas

En ocasiones la especificacin de un circuito combinacional es de tal modo que el valor de la salida no importa para ciertas combinaciones de entrada, denominadas inespecificaciones. Esto suele ser verdadero debido a que las salidas en realidad no son afectadas cuando se presentan estas combinaciones de entrada, o porque las combinaciones de entrada nunca se presentan durante el funcionamiento normal. Por ejemplo, supongamos que queremos construir un detector de nmeros primos cuya entrada de cuatro bits N=N3N2N1N0 sea siempre un dgito BCD; entonces los
WX YZ 00 01 11 Y 10 00
0 1 3 2

W 01
4 5 7 6

WX 10 YZ WZ 00 01 Z Y XY d 11 10 1 1 1 X 1 1 00 01 11 d d d d

W 10 X Z

11
12 13 15 14

8 9 11

1 1 1

1 1

d d d

d d

10

X F(W,X,Y,Z) = m(1,2,3,5,7) + d(10,11,12,13,14,15)

F=WZ+XY

Figura 4.10. Detector de nmeros primos: Mapa de Karnaugh; Implicantes primos y celdas distinguidas Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

WX YZ 00 01 11 Y 10 00
0 1 3 2

Pg. 47
WX 10
8 9

W 01
4 5 7 6

W 00 01 11 0 10 0 d d 0 X d 0 0 Y +Z X (W + Z) (W + Y) Z W +Z

11
12 13 15 14

YZ X Z W+Y Y 00 01 11 10

0 0 d d

0 d 0

0 0 d d

d 0 X

11

10

F(W,X,Y,Z)= m(4,5,13,15) + d(2,3,7,9,14) F(W,X,Y,Z)= (0,1,6,8,10,11,12) . d(2,3,7,9,14)

F = X (W + Z) (Y + Z)

Figura 4.12. Mapa de Karnaugh inicial; Implicadas primas y celdas distinguidas;

mintrminos 10-15 no deben presentarse nunca. Una funcin para detectar dgitos primos BCD puede por consiguiente escribirse como sigue:
f = N
3 , N 2 , N1 , N 0

(1, 2,3, 5, 7 ) + d (10,11,12,13,14,15)

WXY ZV 00 01 11 10 000 001 011 010 110 111 101 100

0 1 3 2 4 5 7 6 12 13 15 14 8 9 11 10 24 25 27 26 28 29 31 30 20 21 23 22 16 17 19 18

Filas Adyacentes

Columnas Adyacentes W 01
4 5 7 6

WX 00 YZ 00 01 11 Y 10
0 1 3 2

11
12 13 15 14

10
8 9 11 10

WX 00 YZ 00 01 Z Y 11 10
16 17 19 18

W 01
20 21 23 22

11
28 29 31 30

10
24 25 27 26

Columnas Adyacentes

V=0

V=1

Figura 4.11. Mapas de Karnaugh de cinco variables: Nuestra forma; Forma alternativa Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 48

WXY ZUV 000 001 011 010 110 111 101 100 000 001 011 010 110 111 101 100
0 1 3 2 6 7 5 4 8 9 11 10 14 15 13 12 24 25 27 26 30 31 29 28 16 17 19 18 22 23 21 20 48 49 51 50 54 55 53 42 56 57 59 58 62 63 61 60 40 41 43 42 46 47 45 44 32 33 35 34 38 39 37 36

Filas Adyacentes

Columnas Adyacentes
(a) W 00 00 01 11 Y 10
0 1 3 2

WX YZ 01
4 5 7 6

WX 10 YZ 00 01 Z Y 11 10 00
16 17 19 18

W 01
20 21 23 22

11
12 13 15 14

11
28 29 31 30

10
24 25 27 26

8 9 11 10

U,V = 0,0 WX YZ 00 01 11 Y 10 00
32 33 35 34

X W 01
36 37 39 38

U,V = 0,1 WX 10
40 41 43 42

X W 00 00 01
48 49 51 50

11
44 45 47 46

YZ

01
52 53 55 54

11
60 61 63 62

10
56 57 59 58

Z Y

11 10

U,V = 1,0

U,V = 1,1 (b)

Figura 4.13. Mapa de Karnaugh de seis variables. a) Nuestra forma; b) Forma alternativa.

La lista d( ) especifica las combinaciones de entrada inespecificadas de la funcin, tambin conocidas como d. La Figura 4.10 muestra cmo hallar una realizacin de suma de productos mnima para el detector de dgitos BCD primos incluyendo las inespecificaciones, identificadas por la letra d. Modificamos el procedimiento para encerrar en crculos conjuntos de unos (implicantes primos) como sigue:
Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 49

Permita que las d estn incluidas cuando se encierren en crculos conjuntos de unos, para hacer conjuntos tan grandes como sea posible. No encierre en crculos ningn conjunto que contenga solamente las d. El resto del procedimiento es el mismo.

La Figura 4.11 muestra como hallar una realizacin de producto de sumas mnima utilizando mapas de Karnaugh.
Problemas mayores

En principio se pueden construir mapas de Karnaugh para cualquier nmero de variables n. En general, un mapa K de n variables se forma a partir dos copias de un mapa K de (n 1) variables, colocando y rotulando las copias de manera que se maximice la correspondencia entre la adyacencia fsica y lgica. Sin embargo, con base a nuestro anlisis previo, debe ser obvio que cada vez es ms difcil identificar estas adyacencias al aumentar n. Adems, si el nmero de variables es mayor de cinco o seis, el nmero de implicantes o implicadas primas puede ser imposible de manejar. El mapa de Karnaugh que usaremos para representar funciones booleanas de cinco variables se muestra en la Figura 4.12 y el de seis variables se muestra en la Figura 4.13.
4.3.5. Circuitos de mltiples salidas

En apartados anteriores se ha estudiado la simplificacin de los circuitos combinacionales equivalentes a una sola funcin lgica. Sin embargo, con frecuencia los circuitos combinacionales poseen ms de una salida, es decir, estn constituidos por varias funciones lgicas que dependen de las mismas variables de entrada que han de ser implementadas simultneamente. Estos circuitos son equivalentes a una multifuncin. La minimizacin de la multifuncin se puede realizar tratando cada una de las funciones independientemente por los mtodos estudiados en los apartados anteriores, pero con ello no se tiene la seguridad de obtener el circuito ms sencillo y por lo tanto ms econmico. Puede ser conveniente complicar la expresin lgica a fin de que tengan productos o sumas comunes entre si y de que el conjunto implique un menor nmero de elementos en su relacin. Pueden simplificarse por el mtodo de Karnaugh o por cualquier otro mtodo. En todos los caso es necesario tener en cuenta los trminos comunes a ms de una funcin. Utilizando el mtodo de Karnaugh, hemos de seguir las siguientes etapas en la minimizacin: Realizacin de todas las funciones y sus productos lgicos. Todos aquellos trminos cannicos que toman el valor uno para todas las funciones, es decir, que toman parte en el producto lgico de todas, se realizarn de la forma ms sencilla posible en la tabla correspondiente a dicha funcin. Todos aquellos trminos que son comunes a n -1 funciones, que no han sido realizadas en el apartado anterior se realizan de la forma ms sencilla posible en la tabla correspondiente. El proceso se repite para los trminos comunes a n 2, hasta los trminos cannicos que pertenezcan a una sola funcin y que todava no han sido realizados.

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 50

WX YZ 00 01 11 Y 10 00 1 1 1 1 X a 01 11

W 10 1 Z Y 1 YZ

WX 00 00 01 11 10 1 1 1 1 1 X 1 1 01 11 1

W 10 1 Z 1 1 Y YZ

WX 00 00 01 11 10 X 1 01 11 1 1

W 10 1 1 Z

b f1 = a b + bd c

f2 = c + ad + a bd

f3 = a c + ad

Figura 4.14.

f1 ( a, b, c, d ) = ( 0,1, 2,3,8,10 ) ; f 2 ( a, b, c, d ) = ( 2,3,5, 6, 7,8,10,11,12,14,15 ) ;

4 4 4

f 3 ( a, b, c, d ) = ( 8,9,10,12,13,14 ) . Mapas de Karnaugh; Implementacin de las funciones

resultantes. En la Figura 4.14 podemos ver la implementacin de un sistema multifuncin de tres funciones.

4.4.

FENMENOS ALEATORIOS COMBINACIONALES

EN

LOS

SISTEMAS

En el estudio realizado en los apartados anteriores no se ha tenido en cuenta el retardo inherente a la propagacin de la seal a travs de las puertas lgicas. Este retardo se presenta en todas las tecnologas y su magnitud depende de aquella. A continuacin estudiaremos los tipos ms importantes de fenmenos aleatorios en los circuitos combinacionales y la forma de disear estos para evitar su aparicin.
Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 51

4.4.1. Fenmenos aleatorios estticos

Se presenta un fenmeno aleatorio esttico (Azar), si para dos estados de las variables de entrada adyacentes en los que la salida debe ser constante (0 1), existe un rgimen transitorio durante el cual la salida cambia eventualmente de estado. Existen por lo tanto, fenmenos aleatorios de tipo 0 y fenmenos aleatorios de tipo 1.
Fenmenos aleatorios de tipo cero

Los fenmenos aleatorios de tipo cero se producen cuando al cambiar de estado un variable, la funcin debe permanecer en estado uno, pero el circuito alcanza este valor pasando transitoriamente por cero. Analticamente, un azar de tipo cero lo podemos expresar de la siguiente forma: Sea f(a,b,c,d, ) y sea x el conjunto de todas las variables excepto a
f ( a, b, c, d ,

) = f ( a, x ) = a f (1, x ) + a f ( 0, x )
f (1, x0 ) = f ( 0, x0 ) = 1

( 4.5 )

Para la combinacin de estados x0 en los que se verifica que

( 4.6 )

Resulta que
f =a+a

( 4.7 )

En rgimen esttico, el estado de la funcin f es un uno lgico, pero debido a retardo en la conmutacin al producirse un cambio de estado de a puede suceder que a y a se encuentren en estado cero simultneamente y que un cierto tiempo, f tome valor lgico cero. La Figura 4.15 muestra de forma grfica este proceso. Para eliminar este fenmeno se debe aadir a la expresin de f un trmino que tome valor 1 para la combinacin de x0, que es precisamente el producto lgico f(1,x)f(0,x). Aplicando los postulados del lgebra de Boole se demuestra que la expresin de la funcin f no vara al aadir dicho trmino, que cubre la adyacencia existente entre los trminos a f (1, x ) y a f ( 0, x ) .

a a

Figura 4.15. Representacin lgica del fenmeno aleatorio de tipo cero. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

XY Z 0 1 Y Z 1 00 01 11 1 1 X 10 1 Z X Z

Pg. 52

Y F = X Z + Y Z
Z
1 0 1 0 1 0 1 0 1 0

X Z

ZP

XZP F YZ

ZP YZ XZP F

Figura 4.16. Ejemplo con un fenmeno aleatorio esttico de tipo cero: Mapa de Karnaugh; Diagrama lgico; Diagrama de temporizacin.

El circuito de la Figura 4.16 presenta la posibilidad de la aparicin de un fenmeno aleatorio de tipo cero cuando X = Y = 1. Para evitar la aparicin de este fenmeno aleatorio, se ha de sumar lgicamente a la expresin de f el trmino XY que cubre la adyacencia entre los dos trminos. Como se muestra en la Figura 4.17. Por tanto, para eliminar los fenmenos aleatorios estticos de tipo cero al realizar la

XY Z 0 1 Y Z 1 00 01 11 1 1

X 10 1 Z Y Z X Z Z

XY 00 0 1 1 01 11 1 1

X 10 1 Z X Y X Z

Y F = X Z + Y Z
X Z

Y F = X Z + Y Z + X Y

F Y

Figura 4.17. Circuito con fenmeno aleatorio de tipo 0 eliminado: Mapas de Karnaugh; Diagrama lgico. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

X Y Z WX YZ W Z 00 01 11 Y 10 X F = XY Z + WZ + WY 1 1 00 01 1 1 1 1 1 1 1 Z Y WY 11 1 W 10 W X Y YZ 00 01 11 10 X 1 1 W 00 01 1 1 1 1 1 1 1 Z Y Z W X Z 11 1 10

Pg. 53

WX

F = X Y Z + W Z + W Y + W X Y + Y Z + W X Z

Figura 4.18. Mapa de Karnaugh para otro circuito suma de productos: Diseo original; Trminos productos extras para eliminar los riesgos estticos de tipo cero.

minimizacin de una funcin lgica mediante la tabla de Karnaugh de la suma de productos cannicos, es necesario no slo cubrir todos unos de la funcin, sino tambin cubrir todas las adyacencias, solapando todos los trminos primos (Figura 4.18).
Fenmenos aleatorios de tipo uno

Los fenmenos aleatorios de tipo uno se producen cuando al cambiar de estado una variable, la funcin debe permanecer en estado cero, pero pasa transitoriamente por el estado 1. Este fenmeno puede producirse cuando una funcin ha sido expresada mediante un producto de sumas. Sea una funcin f de las variables a, b, c, d, que puede expresarse como f ( a, b, c, d ,) = f ( a, x ) = a + f ( 0, x ) a + f (1, x ) Si para una combinacin de estados x0 de todas las variables excepto a se verifica f ( 0, x0 ) = f (1, x0 ) = 0 Resulta ( 4.9 ) ( 4.8 )

Figura 4.19. Representacin lgica del fenmeno aleatorio de tipo uno. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 54

(a)
W X Z Y
0 0 01

(b)
ZP
0 0 10 01

Z WXZP
10

1 0 1 0 1 0 1 0 1 0

ZP F YZ WXZP F

YZ 01
1

YP
1

XP

XPYP

Figura 4.20. Circuito con fenmenos aleatorios de tipo o. (a) diagrama lgico; (b) diagrama de temporizacin.

f = aa

( 4.10 )

En rgimen esttico la funcin f se encuentra en estado lgico cero, pero al producirse un cambio en la variable a debido al retardo en la conmutacin, puede suceder que a y a tomen valor uno simultneamente y que un cierto tiempo f tome por tanto el valor lgico uno. La Figura 4.19 muestra este fenmeno en un diagrama temporal. La forma de eliminar este fenmeno es similar a la descrita por el tipo cero. La expresin de f ha de multiplicarse por f(0,x) + f(1,x) que toma el valor lgico cero para la combinacin de entrada X0. Tambin se demuestra que la expresin de la funcin f no vara al aadir dicho trmino que cubra la adyacencia existente entre a + f ( 0, x ) y a + f (1, x ) . Podemos ver en la Figura 4.21 la aplicacin del procedimiento aqu indicado, aadiendo a la implementacin del circuito la implicada adyacente a las implicadas utilizadas para realizar un cubrimiento mnimo de la funcin. Un circuito diseado con varios riesgos de fenmenos aleatorios de tipo 1 se muestra en la

XY Z 0 1 01 0 0 Y 0 11

X 10 Z

XY 00 0 0 Z 1 01 0 0 Y 0 11

X 10

y x z

f(x,y,z)

Figura 4.21. Circuito con fenmeno aleatorio de tipo 1 eliminado: Mapas de Karnaugh; Diagrama lgico. Departamento Electrnica (Univ. Mlaga) Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 55

Figura 4.22. Rgimen transitorio en los fenmenos aleatorios dinmicos

Figura 4.20 (a). Uno de los riesgos ocurre cuando W,X,Y = 000 y Z est cambiando, como se ilustra en (b). Usted ser capaz de eliminar dichos riesgos procediendo del mismo modo a como lo hicimos en la Figura 4.17, es decir, aadiendo a la implementacin de la funcin los trminos productos que eliminan las adyacencias de la expresin mnima de la funcin.
4.4.2. Fenmenos aleatorios dinmicos

Se produce un fenmeno aleatorio dinmico cuando, al conmutar una variable de entrada, la salida debe cambiar de estado y lo hace pasando por un rgimen transitorio tal como indica la Figura 4.22. Para que un fenmeno aleatorio dinmico pueda producirse, es necesario que para una combinacin determinada de valores lgicos de todas las variables de entrada, excepto una, por ejemplo a, la salida del circuito adopte la expresin mnima
f = a + aa

( 4.11 )

En rgimen esttico f = a, pero veamos lo que puede ocurrir al cambiar a de 0 a 1. Supondremos que el cambio de estado de todas las variables a no es simultaneo y las denominaremos a1, a2, a3 y por tanto la ecuacin f = a + a a ( 4.11 ) puede ser rescrita de la forma f = a1 + a2 a3 ( 4.12 )

Supongamos tambin que a1 = a2 = 1, a3 = 0, y por tanto f = 1. Si a cambia del estado 1 a 0, se produce un fenmeno aleatorio dinmico cuando los cambios de a1, a2, a3 se realizan con la siguiente tabla. Estado Inicial Estados Transitorios { Estados final a1 1 0 0 0 a2 1 1 1 0 a3 0 0 1 1 1 1 0 1 0

Un ejemplo prctico es el circuito de la Figura 4.23 que se corresponde con la funcin

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado

Sistemas Electrnicos Digitales

Pg. 56

Figura 4.23. Diagrama lgico de un circuito con fenmeno aleatorio dinmico.

f = a + b ( a + c ) + a d Si b = d = 1 y c = 0 se verifica que f = a a + a

( 4.13 )

Para que se produzca un fenmeno aleatorio dinmico , al cambiar a de uno a cero, es necesario que el tiempo de propagacin de la seal a travs de N4 sea inferior al de N1 y N3 y al de N2 y N3, y adems, que a su vez el tiempo de propagacin de N2 sea menor al de N1. La eliminacin de la posibilidad de fenmenos aleatorios dinmicos se realiza al minimizar su funcin por el mtodo de Karnaugh, porque la expresin suma de productos obtenida nunca obtendr el producto a a (o la suma a + a ) si se trata de una expresin de producto de sumas. Por tanto, si adems se realiza la minimizacin anulando la posibilidad de fenmenos aleatorios estticos, se tiene la seguridad de que no existirn fenmenos aleatorios dinmicos.

Departamento Electrnica (Univ. Mlaga)

Juan Carlos Tejero Calado