Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
MICROPROCESSADOR Z80
Foi por muitos anos um dos dispositivos mais utilizados tanto para fins comerciais como militares. Ainda hoje utilizado em circuitos de avinica (pois mostrou-se extremamente confivel) e na indstria do entretenimento (Nintendo, Sega, Nanco, entre outras) pois muito barato e possui uma grande variedade de jogos j desenvolvidos (Pac-Man, Galaga, Asteroids, River Raid, etc). Foi utilizado pela Nintendo para a construo de uma linha de videogames portteis chamados Gameboy e Gameboy Color. um microprocessador de 8 bits, desenvolvido por Frederico Faggin, fundador da Zilog juntamente com Ralph Ungermann. Frederico Fagin, (Fsico e Engenheiro Eltrico) trabalhou na SGS Fairchild onde foi o responsvel pelo desenvolvimento da tecnologia MOS e o pelo desenvolvimento do primeiro circuito integrado. Na Intel foi responsvel pelo desenvolvimento do primeiro microprocessador comercial, o Intel 4004, alm de participar na elaborao do microprocessador Intel 8080. O Z80 surgiu como uma evoluo da plataforma do Intel 8080, possuindo todo o seu conjunto de instrues. A figura 3 apresenta a pinagem deste microprocessador.
A0-A15 Formam o barramento de endereo. So 16 linhas capazes de enderear 64Kbytes de memria e 256 dispositivos de I/O. O Z80 permite a construo de circuitos onde os I/Os podem ser mapeados em endereos exclusivos (utilizando a linha IORQ) ou mapeados como memria (utilizando a linha MREQ). Quando os I/Os no so mapeados como memria, o Z80 utiliza apenas as oito linhas de endereo menos significativas do barramento de endereos (A0..A7).
D0 D7 Formam o barramento de dados, o qual de 8 bits. As demais linhas formam o barramento de controle. BUSRQ e BUSACK so utilizadas para controle de todos os barramentos por um dispositivo externo. So utilizadas em situaes em que um dispositivo externo quer acionar as memrias e os I/Os diretamente, sem a interveno do microprocessador (acesso chamado de DMA Direct Memory Access). M1 sinaliza que o microprocessador iniciou um ciclo de leitura de uma instruo. HALT sinaliza que o microprocessador executou uma instruo de halt e entrou em stand-by. RFSH utilizada para realizar automaticamente operaes de refresh em memrias dinmicas. WAIT utilizada para adicionar estados de espera em operaes em que a memria ou dispositivos de I/O trabalhem de forma mais lenta do que o processador. CLK utilizada para entrada de clock do sistema. INT e NMI so entradas de interrupo (respectivamente mascarvel e no mascarvel). Estas linhas no sero utilizadas nos exerccios aqui propostos. No caso de um projeto real, as linhas BUSRQ e WAIT deveriam ser colocadas em VCC, as linhas INT e NMI deveriam estar ligadas a resistores de pull-up e as demais sadas M1, HALT, RFSH e BUSACK, poderiam ser deixadas em aberto. As linhas MREQ, IORQ servem para sinalizar se o microprocessador est fazendo acesso as memrias ou aos dispositivos de I/O. J as linhas RD e WR servem para indicar o sentido dos dados. Utilize estas linhas para construir o circuito decodificador. A figura 4 apresenta os ciclos de mquina de leitura e de escrita da memria. Desconsidere o sinal de WAIT, pois o mesmo no est sendo utilizado e deve ser colocado em 1, ou seja, sem adio de ciclos de espera.
Obs.: Os ciclos de I/O so semelhantes, diferindo no nmero de pulsos de clocks utilizados (4 por ciclo), no sinal de controle, IORQ ao invs de MREQ, e no nmero de linhas de endereo (apenas 8 - A0..A7).
Referncia Bibliogrfica
http://www.ee.pucrs.br/~jclima/ArquivosPDF/Memoria.pdf