Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.

BREVES CONSEJOS PARA DISEAR EL AMPLIFICADOR MULTIETAPA

Antes de nada hay que apuntar que el diseo que se propone es, en cierta medida,
abierto, por lo que, para cumplir las especificaciones, NO EXISTE UNA NICA
CONFIGURACIN NI UNA NICA ELECCIN DE COMPONENTES (resistencias,
transistores, condensadores) POSIBLES sino MUCHAS.
Dadas las especificaciones (resistencia de entrada grande, resistencia de salida muy baja
y ganancia grande) es imposible conseguir lo que se pide con una sola etapa y muy
difcil hacerlo con dos. Por tanto, en principio, quizs lo ms recomendable es usar tres
etapas.
Los posibles pasos para disear el circuito podran ser los siguientes:

1. ELECCIN DEL TIPO DE ETAPA

Quizs la manera ms cmoda de abordar el diseo del circuito es desde adelante hacia
atrs, comenzando por la ltima (o tercera) etapa.

Etapa tercera (y ltima)
A la ltima se le pide una baja impedancia de salida y que sea capaz de soportar mucha
potencia. Dos posibles opciones (aunque no las nicas) seran las siguientes:
a) Una etapa en clase AB. Tiene la ventaja de que optimiza el consumo de potencia, por
lo que los transistores disiparn menos y el circuito ser ms eficiente. En cambio, tanto
su diseo como su montaje pueden resultar algo ms complicados. Por ejemplo, para
polarizar los transistores al borde de la conduccin (en DC) se ha de emplear un
multiplicador de tensin (usando para ello un transistor bipolar) o bien, dos diodos en
serie.
b) Una etapa en clase A con un par Darlington en configuracin de colector comn.
Aqu hay que recordar que una etapa Darlington equivale a un nico transistor con una
beta equivalente muy grande (ya que resultara del producto de las betas de los dos
transistores), con una V
BE(ON)
equivalente de 1.2 a 1.4 V (ya que sera la suma de las dos
correspondientes a los transistores) y una V
CE(SAT)
de aproximadamente 1 V. La etapa en
clase A ofrece el inconveniente de que no optimiza el consumo de potencia y para la
misma potencia entregada en la carga por un amplificador de clase AB, exige que los
transistores disipen mucha ms potencia.
* Eleccin de transistores: Sea cual sea la opcin elegida, lo que resulta evidente es que
por la ltima etapa puede llegar a circular mucha corriente, ya que se pide que en una
carga de unas cuantas decenas de ohmios llegue a haber ondas de hasta 10 V. Por tanto,
se han de elegir transistores de potencia. Estos dispositivos suelen soportar mrgenes
mayores de tensin, corriente y potencia, aunque, a cambio, suelen presentar betas
menores que los transistores de comunicaciones convencionales.
En el caso de optar por una configuracin AB, se han de seleccionar dos transistores de
potencia: uno PNP y otro NPN. Estos dos transistores han de ser complementarios, esto
es, han de tener caractersticas similares (betas parecidas, etc.). Normalmente, en las
hojas de catlogo de cada transistor el fabricante indica el cdigo del transistor
complementario.
Si se elige una configuracin Darlington en clase A, slo por el transistor final (el
segundo, cuyo emisor se conectar a la carga) circular la corriente que llega a la
carga (por el anterior, circular una corriente beta veces menor). Estrictamente, por
tanto, slo es preciso que dicho transistor final sea de potencia.

Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
Etapa Segunda
Teniendo en cuenta que la tercera etapa es una etapa seguidora, no nos dar ganancia,
por lo que sta nos la deben proporcionar las etapas primera y segunda. Como la
primera ha de cumplir la especificacin de la resistencia de entrada, en su diseo
tendremos un grado menos de libertad. Por tanto, la segunda etapa nos proporcionar el
grueso de la ganancia.
Para cargar lo menos posible a la primera etapa y para tener un diseo estable (algo que
se nos pide en las especificaciones) bsicamente para esta etapa tenemos una nica
opcin: un amplificador en emisor comn con resistencia de emisor. Otra posible
solucin equivalente sera un FET en surtidor comn con resistencia de surtidor. Los
FET ofrecen la ventaja de su impedancia de entrada infinita pero, a cambio, para las
mismas corrientes de polarizacin presentan una peor transconductancia y, por ende,
peor ganancia.
* Eleccin de transistores: Dado que no hay problemas de potencia y que las
especificaciones no nos dicen nada acerca de la frecuencia de corte superior (que viene
impuesta por los componentes activos), quizs el nico parmetro a tener en cuenta para
elegir el transistor bipolar es que presente una buena beta (mayor de cien por ejemplo)
para el rango de la corriente de polarizacin que circular por l (tngase siempre en
cuenta que la beta de un transistor cambia, entre otras cosas, con el punto de
polarizacin).

Etapa Primera
Aqu el principal criterio a cumplir es el de una buena impedancia de entrada. Dos
posibles soluciones son que la entrada ataque la puerta de un FET o la base de una
configuracin Darlington a la que se coloque una resistencia en el emisor del segundo
transistor (ya que esta, desde base, se vera multiplicada por el producto de las betas).
Como adems, es difcil (y no recomendable) conseguir que toda la ganancia se
concentre en la segunda etapa, podemos obtener ganancia en la primera si empleamos
una etapa en surtidor comn con resistencia de surtidor (o emisor comn con resistencia
de emisor).
As, son bsicamente dos las soluciones que se sugieren:
a) Un transistor JFET en configuracin de surtidor comn con resistencia de surtidor.
La resistencia de surtidor rebaja la ganancia sin incrementar la impedancia de entrada,
pero es imprescindible si se quiere garantizar cierta estabilidad en la corriente de
polarizacin del JFET.
b) Un par Darlington en configuracin de emisor comn con resistencia de emisor.
En esta eleccin tenga en cuenta que la ganancia de un JFET suele ser ms inestable que
la de un bipolar con respecto a los parmetros del transistor

* Eleccin de transistores: si se elige el par Darlington quizs el nico parmetro a
considerar (como en la segunda etapa) es que el transistor posea una buena beta. Para
elegir el FET se puede buscar algn modelo que presente un buen valor del parmetro
I
DSS
, el cual resulta proporcional a la transconductancia y, por tanto, a la posible
ganancia de la etapa.

Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
2. DISEO DE CADA DE ETAPA (ELECCIN DE RESISTENCIAS)

A la hora de hacer el diseo de cada etapa se ha de recordar que las etapas estn
desacopladas mediante condensadores. Esto implica que el punto de polarizacin de una
etapa no afecta al de la siguiente. Sin embargo, en pequea seal, cada etapa, en
principio, carga a la anterior con su resistencia de entrada.

Etapa tercera (y ltima)
En el diseo de la tercera etapa se han de tener en cuenta, fundamentalmente, los
siguientes parmetros: la resistencia de salida y el margen dinmico.
Aunque resulte menos restrictivo se ha de considerar tambin, si se emplea el par
Darlington, el criterio de estabilidad de la polarizacin de los transistores.
Si se utiliza el amplificador en Clase AB se ha disear el multiplicador de tensin (o su
equivalente: dos diodos en serie) que imponga una tensin en continua entre las bases
de los transistores complementarios (por ejemplo: 1.2 V). A la hora de hacer el estudio
en alterna, tngase en cuenta que los transistores del par complementario slo actan
durante un semiciclo de seal (uno durante el positivo y otro durante el negativo), como
un amplificador seguidor de emisor. Igualmente, en pequea seal, tanto los dos diodos
en serie como el multiplicador de tensin se comportan como resistencias de pocos
ohmios (si se polarizan con corrientes de mA), por lo que, a efectos prcticos, en el
estudio en AC, pueden considerarse como cortocircuitos.
Tambin se ha de tener en cuenta que la resistencia de salida de la segunda etapa se
observar desde la salida de la tercera (aunque dividida por las betas de los transistores
del par Darlington).
Recuerde, a la hora de ir a comprar los componentes para esta etapa, que habr
resistencias que soporten mucha corriente y, por tanto, mucha potencia. En especial, si
se usa el para Darlington, la resistencia que se coloque en el emisor tendr que aguantar
corrientes del orden de 300 mA y potencias de varios Watios. En consecuencia, se han
de comprar elementos que sean capaces de disipar esas elevadas potencias (indquelo en
la tienda donde efecte la compra).
Se elija el tipo de amplificador que se elija para esta etapa es necesario hacer el estudio
de potencia para saber si se requiere acoplar un disipador en el transistor.
Al disipar potencia un transistor, aumenta su temperatura interna (temperatura en la
unin o T
j
). Si esta temperatura interna alcanza un mximo T
max
(que para dispositivos
comerciales de silicio suele situarse en el entorno de 150C) el transistor puede
romperse irreparablemente.
La temperatura interna del transistor se corresponde con la externa o ambiente (T
a
) ms
un trmino directamente proporcional a la potencia disipada (P
dis
):
dis ja a j
P R T T
) (
+ = (1)
El parmetro
) ( ja
R

, denominado resistencia trmica entre la unin y el medio ambiente,

describe la facilidad para ceder calor al exterior que posee el transistor. Este parmetro,
que el fabricante ofrece en sus hojas de catlogo, se mide en K/W e indica cunto
aumenta la temperatura del transistor (en K C) por cada Watio que se disipe en l.
De la frmula anterior, sabiendo que T
j
no puede superar un mximo, se puede conocer
la potencia mxima disipable por el transistor:
) (
max
(max) max ) (
ja
a
dis dis ja a j
R
T T
P T P R T T

= < + = (2)
Una vez hecho el diseo de la tercera etapa se ha de calcular la potencia mxima que, en
el caso peor, puede llegar a disipar el transistor (los transistores del par si se elige un
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
clase AB o el segundo transistor del Darlington si se elige un clase A). Si esta potencia
mxima es menor que la permitida (la calculada con la frmula anterior) no cabe
esperar, tericamente, ningn problema al hacer el montaje. Sin embargo, si el transistor
ha de soportar una potencia superior a este valor mximo, al hacer el montaje,
seguramente el transistor se quemar. Para evitarlo podemos reducir la resistencia
trmica del transistor acoplndole un disipador. Para ello se ha de considerar que la
resistencia trmica tiene dos componentes, de acuerdo con el camino que sigue el calor
desde que se genera en la unin hasta que es cedido al medio ambiente:
) ( ) ( ) ( ca jc ja
R R R

+ = (3)
) ( jc
R

(tambin llamada
) ( jmb
R

) es la resistencia trmica entre la unin y la cpsula

mientras que
) (ca
R

, dato que ofrece el fabricante, es la resistencia trmica entre la

cpsula y el medio ambiente. Al colocar un disipador, ampliamos la zona de contacto
entre la cpsula y el medio ambiente, y por tanto reducimos la dificultad de ceder calor
desde el transistor. As la nueva resistencia trmica total, en el caso de usar un
disipador, resulta ser:
disipador ca jc ja
R R R R
) ( ) ( ) (
'

+ = (4)
donde
disipador
R es la resistencia trmica del disipador.
A partir de la potencia mxima que queremos disipar, se puede calcular la resistencia
trmica mxima que puede tener el transistor y, a partir de ah, la que debe tener el
disipador a colocar:
) ( ) (
) (
) (
) (
(max)
max
) (
' '
jc ja
disipador ca
disipador ca
disipador ca
dis
a
ja
R R
R R
R R
R R
P
T T
R

=
+

< (5)
Los transistores de potencia van encapsulados de forma que ofrecen orificios a los que
atornillar posibles disipadores.

Etapa Segunda
Los principales criterios de diseo de esta etapa son la ganancia y el margen dinmico.
Igualmente, se ha de verificar que se cumple la estabilidad de polarizacin exigida por
las especificaciones. Como ganancia se puede disear un valor alto (por ejemplo, 40
50 V/V) mientras que el margen dinmico ha de ser de al menos 10 V/V ya que la
ltima etapa no amplifica (se trata de un seguidor con ganancia mxima unidad). Por
tanto, cuando a la salida del circuito se tenga una onda de 10 voltios la variacin a la
salida de la segunda etapa ha de ser tambin de (al menos) 10 voltios. En ese sentido se
puede decir que el margen dinmico de una etapa i ha de ser el de la etapa siguiente
(etapa i+1) partido por la ganancia de dicha etapa i+1:
1
1
+
+

=
i
i
i
MD
MD (6)
A la hora de calcular la ganancia de esta etapa tenga en cuenta que, en pequea seal, la
tercera etapa carga a la segunda.

Etapa Primera
En esta etapa el primer criterio principal a cumplir es la resistencia de entrada. Si se
elige un FET la resistencia de entrada vendr dada simplemente por las resistencias que
se coloquen en puerta. Si se elige un Darlington influirn tanto la resistencias colocadas
en base como las r

de los transistores y la resistencia colocada en el emisor (que se ver

desde la base multiplicada por el producto de las betas).
Igualmente se ha de procurar un diseo estable (con los criterios correspondientes
dependiendo de si se usa un FET o un bipolar) y conseguir multiplicar la ganancia (por
ejemplo por 4 5 V/V) de la segunda etapa para cumplir las especificaciones. Aqu no
se ha de olvidar que, en alterna, la segunda etapa carga a la primera.
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
En esta primera etapa el margen dinmico (MD
1
) no es un criterio restrictivo ya que ha
de cumplir que: MD
1
>MD
2
/
2
, siendo
2
la ganancia de la segunda etapa. Dado que
2

se ha diseado alta, sobrara en principio con un margen dinmico de 0.5 V.

3. ELECCIN DE LOS CONDENSADORES DE ACOPLO

Una vez que se han elegido los transistores y se han calculado las resistencias
(redondendolas en cada caso por los valores comerciales ms cercanos y cerciorndose
a posteriori de que con dichos valores comerciales se siguen cumpliendo las
especificaciones), slo queda disear los valores de los condensadores de acoplo
colocados entre las distintas etapas, la carga y la salida.
El hecho de que los condensadores de acoplo no puedan ser ideales (de valor infinito)
hace que su impedancia a frecuencias bajas no sea despreciable y, por tanto, deterioran a
dichas frecuencias la ganancia global del circuito. Para su diseo se ha de tener en
cuenta, por tanto, la especificacin de la frecuencia de corte inferior (f
c
).
El clculo de dicha frecuencia se podra aproximar por la frmula:

n
i
eq i
c
i
R C
f
1
1
2
1

(7)
donde n es el nmero de condensadores empleados, C
i
es el valor ce cierto condensador
y R
eqi
la resistencia observada, en pequea seal, por dicho condensador (cuando se
anulan las fuentes de alterna y se consideran cortocircuitos los dems condensadores).
La ecuacin anterior tiene por tanto n incgnitas (los n condensadores) por lo que
existen infinitas soluciones para cada condensador.
Un posible diseo sera imponer un polo dominante. As, si en la ecuacin anterior
algn producto C
j
R
eqj
es muy inferior a todos los dems, el inverso de ste determinara
el valor de la frecuencia de corte:
j i R C R C si
R C
f
i j
j
eq i eq j
eq j
c
<<
1
2
1

En un circuito es deseable evitar los condensadores grandes (por coste, volumen,...). As
que para el polo dominante se puede elegir aquel que vea una resistencia menor:
j i R R con
R f
C
i j
j
eq eq
eq c
j
< =
1
2
1

Una vez diseado el valor del condensador que impone el polo dominante se eligen los
dems, estableciendo que su constante de tiempo (producto C
i
R
eqi
) sea, por ejemplo,
diez veces superior a la de C
j
:
j i
R f R
R
C C R C R C
i
j
j i
eq c eqi
eq
j i eq j eq i

= = =
2
10
10 10
A la hora del montaje, una vez se obtengan estos valores tericos para los
condensadores, se redondean al valor comercial ms alto. As se garantiza que la
frecuencia de corte ser inferior incluso a la diseada.

OTROS CONSEJOS SOBRE EL DISEO
- Utilice el dato de beta mnima (
MIN
) SLO en los estudios de caso peor (en
nuestro caso, anlisis de la estabilidad). Para el resto del diseo, emplee la beta
tpica (
TYP
).
- En un amplificador de clase A el margen dinmico viene determinado por la
menor de estas cantidades: (V
CEQ
-V
CE(SAT)
, I
CQ
*R
AC
)
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
CONSEJOS SOBRE LA SIMULACIN EN PSPICE

- Antes de efectuar el anlisis en tiempo (Transient) o en frecuencia (AC)
compruebe en el archivo de salida (.OUT) o en el resultado que arroja el
esquemtico (versin 8.0) que los transistores se encuentran polarizados
adecuadamente.
- Recuerde que en PSPICE el prefijo Mega se indica con MEG y no con M (que
significa mili)
- Si la seal de salida, al hacer el estudio del transitorio, presenta, aparentemente,
cierto offset (es una onda descentrada) recuerde que existe un transitorio en el
que los condensadores de desacoplo (caso de existir) se estn cargando. Repita
la simulacin con un tiempo final mayor. Observe cmo la aparente componente
continua va desapareciendo con el tiempo.
- Existen modelos de transistores bipolares tanto en la biblioteca BIPOLAR.LIB
como en EUROPE.LIB (bibliotecas de la versin MSIM53) o EBIPOLAR.LIB
(bibliotecas de la versin 8.0)
- Si simula cada etapa por separado recuerde colocar, como carga, la impedancia
de entrada de la etapa siguiente.
- Si el PSPICE no reconoce algn transistor extrado de alguna biblioteca grfica
(ejemplo: EUROPE.SLB), pruebe a aadirlo en el archivo NOM.LIB mediante
la lnea:
o .LIB europe.lib
- Los valores V
P
e I
DSS
con que el PSPICE simula el comportamiento de un JFET
no coinciden necesariamente con los valores tpicos registrados en las hojas de
catlogo. El PSPICE modela V
P
mediante un parmetro al que denomina VTO
mientras que I
DSS
se puede calcular como: I
DSS
= BETA*VTO
2
, donde BETA es
otro parmetro definido por el modelo PSPICE.
- Si no encuentra el modelo de un transistor en las libreras de componentes,
utilice el programa PARTS e introduzca los datos que le pide dicho programa a
partir las hojas de catlogo de fabricante. Si las hojas no aportan dichos datos
recuerde que ninguno es imprescindible para definir el modelo ya que el PARTS
asigna parmetros por defecto.
- El modelado con PARTS es la solucin ms elegante en el caso de que
carezca de una biblioteca que defina el comportamiento de un transistor. Otra
posible solucin (aunque menos precisa) es emplear el modelo de cualquier otro
transistor que presente una beta parecida.
- Otra manera de obtener el modelo PSPICE de un componente es buscar en la
Web. En la pgina de Philips Semiconductors se encuentran muchos de esos
modelos: http://www.semiconductors.philips.com
- En las prcticas guiadas se explica cmo emplear PARTS.
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
CONSEJOS SOBRE EL MONTAJE

- Antes de efectuar el montaje, compruebe en el trazador de curvas cul es la
distribucin del patillaje de los transistores. Tenga en cuenta que no todos los
fabricantes distribuyen los terminales de la misma manera, pudiendo no
coincidir con lo que se refiere en las hojas de catlogo. Esta consideracin es
extensible a los transistores que se encuentran integrados (por ejemplo: hay
pares Darlington que se presentan integrados o chips como el array LM3046
integran varios transistores en una sola pastilla).
- Un fallo muy comn es confundir las patillas de emisor y colector en un bipolar.
Para evitar esta confusin, mida en el trazador la beta del transistor. Recuerde
que la beta en activa inversa (
R
) presenta un valor muy pobre (por debajo de
veinte, por ejemplo).
- Antes de medir cualquier caracterstica del diseo, compruebe (preferentemente
con el polmetro) que los transistores se encuentran polarizados como se espera
(mida V
CE
y estime I
C
).
- Tenga en cuenta que las resistencias tambin poseen una potencia mxima. Una
mala eleccin en ese sentido puede llevar a que alguna se queme.
- Vigile la polarizacin de los condensadores electrolticos. Si aplicamos una
polarizacin errnea, el dielctrico se destruye y las placas entran en contacto.
Adems, generalmente la polarizacin inversa origina generacin de gases por
electrolisis y pueden provocar una explosin
- Si salta el limitador de corriente en la fuente de alimentacin (encendindose la
luz roja correspondiente), es que se est produciendo algn problema. Este
puede ser debido a alguna mala conexin o diseo de su circuito (que pide una
corriente excesiva) o, con menor probabilidad, a un fallo en la propia fuente. En
cualquier caso, si quiere proteger su diseo (en especial los transistores de
potencia empleados) puede fijar usted mismo un valor en el limitador (no
ponindolo al mximo permitido por la instrumentacin) en funcin de la
potencia mxima disipable por sus transistores.
- Coloque un condensador de valor elevado entre tierra y V
CC
. Eliminar as
ruido.
- Si el margen dinmico no es el que espera, detecte antes de nada qu etapa es la
que est produciendo la limitacin. Para ello observe si tambin se recorta la
salida de la segunda etapa.
- Cuando introduzca la seal diferencial tenga muy en cuenta que la seal del
generador de funciones debe venir sin offset.
- Haga siempre medidas absolutas con las sondas (lleve siempre un terminal a
tierra)
- Recuerde que la impedancia de salida nunca se mide en el circuito real como en
el anlisis terico (introduciendo una seal a la salida y anulando la entrada).
Para dicha medida, mida la salida con dos cargas distintas y resuelva por regla
de tres.

Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
CONSEJOS SOBRE LA MEMORIA A ENTREGAR

- Siga la siguiente estructura general en la memoria a entregar
o Diseo: diseo del circuito y eleccin de componentes con valores
comerciales. No olvide incluir el estudio en potencia.
o Simulacin: simulacin en PSPICE. Si para ello necesita introducir o
definir algn modelo con PARTS o bajndolo de Internet comntelo
describiendo las operaciones que haya podido realizar. Recuerde que la
documentacin concreta que se exige se encuentra en una hoja especfica
entregada con la documentacin y disponible en:
http://pc21te.dte.uma.es:8100/edu/pub/casilari/ (seccin DOCENCIA,
clave LABEA05)
o Montaje: es conveniente caracterizar en el trazador de curvas algn
dispositivo. Describa el montaje realizado y recuerde que todas las
medidas que realice han de documentarse indicndose en qu
condiciones se efectu cada una (qu seal de entrada se introdujo, qu
carga se coloc, qu seal se obtuvo a la salida, cmo se estim cada
parmetro) y los resultados que arrojaron las mismas.
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.
ETAPA DE AMPLIFICACIN EN CLASE AB: ALGUNOS CONSEJOS
IMPORTANTES

1. Compruebe ante todo que las tres primeras etapas funcionan antes de colocar la
etapa de potencia, observando que el punto de polarizacin de los transistores es
el deseado.

2. Para simular y montar esta etapa es importante que los transistores NPN y PNP
sean complementarios. Al principio de las hojas de catlogo de cada transistor se
suele especificar cul es el transistor complementario correspondiente.

3. Vigile que coloca adecuadamente en el montaje las patillas de emisor, colector y
base de los transistores. Tenga en cuenta que, para un mismo modelo y un
mismo encapsulado, la distribucin de patillas puede DIFERIR de un fabricante
a otro. Para asegurar la distribucin correcta (y de paso comprobar que el
transistor funciona) emplee el trazador de curva, comprobando que la beta, para
el punto de polarizacin diseado, se encuentra en el rango esperado.

4. Recuerde que la misin de los diodos en serie en el amplificador en clase AB es
polarizar ligeramente en activa los transistores para evitar la distorsin de
cruce, esto es, que no se encuentren cortados en el momento de iniciarse el ciclo
en el que amplificarn la seal. Considere que, en ese caso, pequeas
variaciones en la tensin que imponen los diodos (2V
D
, y que se puede deducir
viendo las hojas de catlogo de los propios diodos) pueden llevar a fuertes
inestabilidades en la polarizacin del transistor. Esto es debido a que la corriente
del transistor depende exponencialmente de la tensin Base-Emisor:
) ( ) (
) (
) ( ) (
) (
) ( ) (
2
exp
exp
PNP EB NPN BE D
T
PNP EB
PNP S PNP E
T
NPN BE
NPN S NPN E
V V V con
V
V
I I
V
V
I I
+ =

|
|
.
|

\
|
=
|
|
.
|

\
|
=

Esta inestabilidad se puede ver agravada por el hecho de que la corriente de
saturacin I
S
aumenta mucho con la temperatura. As, una pequea variacin
positiva de la tensin puede provocar un aumento muy fuerte de la corriente de
emisor, lo que incrementa notablemente el consumo de potencia y por ende, la
temperatura interna de los transistores. Esta subida trmica, a su vez, aumenta I
S

que vuelve a subir el valor de la corriente I
E
, lo que induce a un proceso de
realimentacin positiva que puede quemar el dispositivo y, desde luego, invalida
el funcionamiento del montaje (para evitar que el dispositivo se queme coloque
adecuadamente los mandos de los limitadores de corriente de la fuente de
alimentacin).

Ante este problema se plantean dos posibles mejoras:
- La tensin que imponen los diodos, una vez que estos han sido elegidos, slo
puede redisearse cambiando la corriente (I) que circula por ellos. Para tener
ms libertad en el diseo de la tensin que polariza los transistores emplee un
multiplicador de tensin como el de la siguiente figura.
Prctica 2. Laboratorio de Electrnica Analgica (3 IT). Curso 2005-6.

Este circuito impone (en lugar de 2V
D
del esquema con diodos) la siguiente
tensin:
|
|
.
|

\
|
+ =
B
A
BE P
R
R
V V 1
De este modo, eligiendo R
A
y R
B
se puede ajustar mejor la tensin entre las
bases de los transistores de la etapa final.
La expresin anterior es vlida siempre y cuando la corriente de base sea
despreciable frente a la que pasa por R
A
y R
B
:
Condicin de diseo:

B
BE
C
B
BE
R
V
I
I
R
V

= >>
Donde I es la corriente que anteriormente se dise para los diodos y V
BE
se
puede obtener de las hojas de catlogo del transistor empleado (Q1) en el
multiplicador, una vez que se conoce su corriente I
C
.
- Otra mejora importante que puede ayudar mucho a la estabilizacin de la
polarizacin de los transistores, a costa de deteriorar un poco la resistencia de
salida (incrementndola) es aadir dos resistencias de emisor (de unos pocos
ohmios) a cada lado del punto de salida:



I
V
P

+
-