Amplificadores A Um e Dois Transistores

Amplificadores a um e dois
Transistores
Everson Martins
DEE FEG -UNESP
emartins@feg.unesp.br
Seleo do modelo para anlise aproximada do
circuito analgico
Selecionar o modelo mais simplificado possvel e que
ainda continue descrevendo o comportamento do circuito
dentro de uma faixa de erro tolervel.
Fazer uma anlise terica preliminar com este modelo afim
de obter uma compreenso intuitiva dos fatores que afetam
o comportamento do circuito de modo que um
procedimento interativo de projeto leve a um desempenho
melhor do circuito.
Qual modelo utilizar ? - Projetar, projetar, projetar... No
existe uma regra.
I
CT
B
E
C
B
E
C
r
b
r
c
r
e
C
DC
C
DE
C
JC
C
JE
C
CS ou
C
SUB
EM
2
- Modelo Completo - NPN
I
EC
/R=I
S
/
R
(e
qVBC/kT
-1)
I
CC
/F =I
S
/
F
(e
qVBE/kT
-1)
I
CC
- I
EC
=
EM
2
Modelo de pequenos sinais linearizado
r
g
mF
V
F
-g
mR
V
R
+
_
C
C
SUB
B
B
r
b
V
F
E
r
c
r
e
+
_
V
R
E
C
Modelo -hbrido
Estgios amplificadores bsicos com BJT
(pequenos sinais)
=
+
Transistores operando na regio ativa.
i
C
= I
C
+ i
c
i
E
= I
E
+ i
e
i
B
= I
B
+ i
b
Anlise DC
Anlise AC
Amplificadores de duas portas
Parmetros de quadripolo :
2 22 1 21 2
2 12 1 11 1
v h i h i
v h i h v
+ =
+ =
2 22 1 21 2
2 12 1 11 1
v y v y i
v y v y i
+ =
+ =
2 22 1 21 2
2 12 1 11 1
i z i z v
i z i z v
+ =
+ =
Parmetros
Hbridos
Parmetros
de Admitncia
Parmetros
de Impedncia
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Parmetros de admitncia de quadripolo :
2 22 1 21 2
2 12 1 11 1
v y v y i
v y v y i
+ =
+ =
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
1
11
2
=
=
v
v
i
y
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
2
21
2
=
=
v
v
i
y
0
2
1
12
1
=
=
v
v
i
y
0
2
2
22
1
=
=
v
v
i
y
Parmetros de impedncia de quadripolo :
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
1
11
2
=
=
i
i
v
z
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
2
21
2
=
=
i
i
v
z
0
2
1
12
1
=
=
i
i
v
z
0
2
2
22
1
=
=
i
i
v
z
2 22 1 21 2
2 12 1 11 1
i z i z v
i z i z v
+ =
+ =
i
1
i
1
+
-
v
1
i
2
i
2
+
-
v
2
z
11
z
22
z
12
.v
2
z
21
.v
1
Parmetros hbridos de quadripolo :
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
1
11
2
=
=
v
i
v
h
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
Quadripolo
i
2
i
2
i
1
i
1
+
-
+
-
v
1
v
2
0
1
2
21
2
=
=
v
i
i
h
0
1
2
12
1
=
=
i
v
v
h
0
2
2
22
1
=
=
i
v
i
h
i
1
i
1
+
-
v
1
i
2
i
2
+
-
v
2
h
11
h
22
h
12
.v
2
h
21
.v
1
2 22 1 21 2
2 12 1 11 1
v h i h i
v h i h v
+ =
+ =
Amplificador dito bilateral se x
12
0 e x
21
0 e unilateral
se x
12
=0
v
1
e i
1
no dependem das
conexes nas portas de
sada ( i
2
, v
2
)
ocorre em muitos casos
prticos, principalmente
em baixa frequncia
11
1 y Z
i
=
,
22
1 y Z
o
=
,
21
y G
m
=
Trs configuraes bsicas:
Emissor comum
Coletor comum
Base comum
Estgios amplificadores bsicos com BJT
(pequenos sinais)
Emissor Comum (CE)
Modelo equivalente -hibrido
baixa frequncia
r
b
<< r
.
r
negligenciado.
Onde:
m i
i
i
g
r
i
v
R
0
= = =
m
v
i
m
g
i
i
G = =
=0
0
0
0
0
0
0
0
|| r R
i
v
R
C
v
i
= =
=
Ganho de tenso de circuito aberto ( sem carga na sada):
( )
C m
i
i
v
R r g
v
v
a ||
0
0
0
0
= =
=
se R
C
muito grande
1
0
= = = =

T
A
C
A
T
C
m
R
v
V
V
I
V
V
I
r g a
C
Ganho de corrente a
i
:
0
0
0
0
= = = =
=
r g
R
v
G
i
i
a
m
i
i
m
v
i
i
Configurao emissor comum:
ganho de tenso
ganho de corrente
.etc.
valor tpico
5000 p/ NPN.
Base Comum (CB)
r
g
r
m
e
1
1
+
=
Preferencialmente se utiliza
o modelo T.
Circuito equivalente para anlise,
Na anlise ser considerado: r
(unilateral), r
b
= 0, desprezou
o efeito de r
e considerou operao em baixa frequncia.

Assim,
m m
g G =
e i
r R =
C o
R R =
C m o m v
R G R G a = =
0
0
0
1

=
+
= = =
e m i m i
r g R G a
Considerando r
b
>0 :
So dois os principais motivos para utilizar a
configurao base comum:
no realimentao em alta frequncia
resistncia de sada muito maior quando R
C
. Bom
para fonte de corrente: corrente da fonte de corrente
praticamente independente da tenso sobre ela
r
r
g
G
b
m
m
+
=
1
|
|
.
|
\
|
+ =
|
|
.
|
\
|
+
+
=

r
r
g r
r r
R
b
m
b e
i
1 1
1
0
0
Configurao base comum com r
o
finito
O circuito se torna bilateral: R
i
depende de R
L
R
o
depende passa a ter influncia de r
o
m
e ideal i
g
r R
0
) (
= =
C
R R =
G
m
no depende da relao entre r
o
e R
C
(sada curto-circuitada) e se
m
o
G
r
1
>>
m m
g G
Resistncia de entrada em base comum
Se ,
E tambm ,
( ) ( ) [ ]
o L C
m
L C o
e
L C o
L C m
L C o
i
t
i
r R R
g
R R r
r
R R r
R R G
R R r
i
v
R
1 || 1
||
||
|| 1
||
0
0
+ + +
+
=
+
+
+
= =
( )
L C o
R R r || . 1
0
>> +
0
1
||
o m
L C o
i
r g
R R r
R
+
+
0
. >>
o m
r g
( ) ( )
o m
L C
e
o m
L C
m
i
r g
R R
r
r g
R R
g
R
|| ||
0 0 0

+ = +
Resistncia de sada em base comum
+
|
|
.
|
\
|
+ +
=
+
|
|
.
|
\
|
+ +
=
|
|
.
|
\
|
=
r
R
r g
R r
R
gm
r R
r r R
r
R
i
v
R R
S
o m
S o
e S
o e S
o
t
t
o
1
1
||
1 1
1 1 1
|| ||
0
R
o
R
S
<< r
gm
r
o
>>
0
gm
R
S
>>
0
R
S
<< r
R
S
R
S
= 0
o
r R ||
|
|
.
|
\
| +
+
0
1
||
o m
S o
r g
R r R
|
|
.
|
\
| +
r
r g
R
o m
0
1
||
|
|
.
|
\
|
S
o m
R
r g
R
0
||
Coletor Comum (CC) ou Seguidor de Emissor

Outra configurao bilateral
Quando :
L o S
R r e R r >> >> >> 1 ,
0
( )( )
o L
S
s
o
r R
r R
v
v
|| 1
1
1
0
+
+
+
=
L m
L m
s
o
R g
R g
v
v
+
1
relao menor que 1
( )( )
o L
t
t
i
r R r
i
v
R || 1
0
+ + = =
o
S
t
t
o
r
R r
i
v
R ||
1
0
|
|
.
|
\
|
+
+
= =
Se :
1
1
1
0
0
+
+ >> >>
S
m
o
R
g
r e
1
1
0
+
+
S
m
o
R
g
R
Configurao emissor comum com degradao de
emissor ( emitter degeneration)
Introduo de uma resistncia no emissor ( parasita ou
intencional) :
reduo da transcondutncia
aumento da resistncia de entrada/sada do amplificador.
Resistncia de entrada:
Se ,
Transcondutncia
Na prtica
( )
|
|
|
|
.
|
\
|
+ +
+
+
+ + = =
E C o
C
o
E
b
i
i
R R r
R
r
R r
i
v
R
1
1
0
0
E o C o
R r e R r >> >>
( )
E
b
i
i
R r
i
v
R 1
0
+ + = =
|
|
.
|
\
|
+ + +
= =
o m
E m
o
E
i
o
m
r g
R g
r
R
gm
v
i
G
1 1
1 1
1
0
0
1 . , 1
0
>> >> >>
o m E o
r g e R r
E m i
o
m
R g
gm
v
i
G
+
=
1
Resistncia de sada (para RL muito grande de forma
que pode ser desconsiderado):
considerando o segundo termo muito maior:
( ) ( ) [ ]
E m o E o
R r g r R r R || 1 ||

+ + =
+
+
0
1
1
E m
E m
o o
R g
R g
r R
Para
caso contrrio
Se R
C
no desprezvel, o novo valor de Ro ser o resultado
do paralelo de RC com o valor de Ro calculado desprezando-
se R
C
.
0
<<
E m
R g
[ ]
E m o o
R g r R + 1
resistncia de sada aumentada
0
>>
E m
R g
[ ]
0
1 +
o o
r R
Estgios amplificadores com vrios transistores
- Vrios estgios amplificadores acoplados buscando: ganho de
tenso, corrente, e/ou transformao de impedncia da entrada para
sada
- Configuraes bsicas de cascateamento mais utilizadas:
Coletor comum (CC) Emissor comum(EC)
Coletor comum (CC) Coletor comum(CC)
Darlington
Cascode aumenta a resistncia de sada e reduz as capacitncias
parasitas de realimentao.
Melhorar o desempenho
de ganho de corrente e
impedncia de entrada
de um transistor bipolar
bsico.
Configurao CC-CE, CC-CC
Q1 - aumentar a resistncia de entrada e o ganho de corrente
Quando, IBIAS = 0 tem-se IB2=IE1 , o que resulta:
Paro o circuito
equivalente tem-se:
( )
2 0 1
1

r r r
c
+ + =
( )
|
|
.
|
\
|
+
+
=
2 0
1
2
1
1
r
r
g
g
m c
m
2 o
c
o
r r =
2
2 m
c
m
g
g =
e
( ) 1
0 0
+ = =
c
b
c
c
c
i
i
Configurao Darlington
Na configurao emissor comum:
diminui a resistncia de sada devido a realimentao
atravs de r
o
aumenta a capacitncia de entrada devido a conexo
coletor-base de Q1.
Melhor usar a configurao CC-CE.
Configurao cascode (CE-CB)
1
r R
i
=
1 m m
g G
|
|
|
|
.
|
\
|
+
+ =
0
1 2
1 2
2
.
1
.
1
o m
o m
o o
r g
r g
r R
Se ,
1 .
0 0 1 2
>> >> e r g
o m
,
0 2
o o
r R =
E o ganho de tenso com a sada em aberto :
0
0 2 1
= =
o m o m v
r g R G A
Par diferencial
Configurao mais utilizada em circuitos
integrados por dois motivos:
O cascateamento de pares diferenciais pode ser feito
sem necessidade de acoplamento capacitivo
Alta rejeio a sinais e rudos de modo comum.
Caracterstica de transferncia ( ro, REE e rb =0 )
Assumindo que os transistores operam na regio ativa (resistores
R
C
suficientemente pequeno) V
i1
V
CC
e V
i2
V
CC
. E tambm
V
be1
>> V
T
e V
be2
>> V
T
o modelo Ebers-Moll:
Assumindo transistores indnticos I
S1
= I
S2
0
2 2 1 1
= +
i be be i
V V V V
|
|
.
|
\
|
=
|
|
.
|
\
|
=
2
2
2
1
1
1
ln ln
S
C
T be
S
C
T be
I
I
V V e
I
I
V V
|
|
.
|
\
|
=
|
|
.
|
\
|

=
T
id
T
i i
C
C
V
V
V
V V
I
I
exp exp
2 1
2
1
C c CC o
C c CC o
R I V V
R I V V
2 2
1 1
=
=
|
|
.
|
\
|
= =
T
id
EE F o o o
V
v
I V V V
2
tanh
2 1 1

( )
F
c c
EE e e
I I
I I I
2 1
2 1
+
= = +
|
|
.
|
\
|
+
=
|
|
.
|
\
|
+
=
T
id
EE F
c
T
id
EE F
c
V
V
I
I
V
V
I
I
exp 1
exp 1
2
1
e
F1
=
F2
=
F
Para sada
Caracterstica de transferncia ( ro, REE e rb =0 ):
|
|
.
|
\
|
= =
T
id
C EE F o o od
V
V
R I V V V
2
tanh
2 1

Com emissor degenerado:
Anlise de pequenos sinais de amplificadores
diferencias
+ =
+ =

)
`
=
=
2 22 1 21 2
2 12 1 11 1
sinais pequenos para
2 1 2
2 1 1
) , (
) , (
i i o
i i o
i i o
i i o
v A v A v
v A v A v
V V g V
V V f V
0
1
2
22
0
1
2
21
0
2
1
12
0
1
1
11
1 2
1 2
= =
= =
= =
= =
i i
i i
v
i
o
v
i
o
v
i
o
v
i
o
v
v
A
v
v
A
v
v
A
v
v
A
Onde,
Como o que interessa geralmente relao diferencial na
entrada/sada, a descrio anterior no muito intuitivo.
Assim , so definidas novas variveis associadas ao
comportamento diferencial e de modo comum
=
+ =

+
=
=
2
2
2
2
1
2 1
2 1
id
ic i
id
ic i
relao
i i
ic
i i id
v
v v
v
v v
v v
v
v v v
De forma idntica para sada,
=
+ =

+
=
=
2
2
2
2
1
2 1
2 1
od
oc o
od
oc o
relao
o o
oc
o o od
v
v v
v
v v
v v
v
v v v
:
Substituindo os termos
2 1 2 1
e , ,
o o i i
v v v v
( )
ic id oc
ic id od
v
A A A A
v
A A A A
v
v A A A A v
A A A A
v
|
.
|
\
|
+ + +
+
|
.
|
\
|
+
=
+ +
|
.
|
\
|
+
=
2 4
2
22 21 12 11 22 21 12 11
22 21 12 11
22 21 12 11
Portanto:
ic cm id cm dm oc
ic dm cm id dm od
v A v A v
v A v A v
+ =
+ =
Onde,
Ganho de modo diferencial(A
dm
):
|
.
|
\
|
+
= =
=
2
22 21 12 11
0
A A A A
v
v
A
ic
v
id
od
dm
Ganho de modo comum(A
cm
):
|
.
|
\
|
+ + +
= =
=
2
22 21 12 11
0
A A A A
v
v
A
id
v
ic
oc
cm
Ganho de modo diferencial para modo comum(A
dm-cm
):
|
.
|
\
|
+
= =
=
4
22 21 12 11
0
A A A A
v
v
A
ic
v
id
oc
cm dm
Ganho de modo comum para modo diferencial(A
cm-dm
):
22 21 12 11
0
A A A A
v
v
A
id
v
id
od
dm cm
+ = =
=
Em amplificadores diferenciais com simetria perfeita

os termos A
cm-dm
e A
dm-cm
so nulos. No entanto, no
significa que A
cm
ser nulo. Neste caso defini-se a
razo A
dm
/A
cm
com uma figura de mrito para medir a
qualidade do amplificador diferencial, que
denominada razo de rejeio de modo comum (
CMRR - commom-mode-rejection ratio):
Nos amplificadores prticos no se consegue uma simetria
perfeita, A
cm-dm
0 e A
dm-cm
0. Define-se neste caso as razes
A
dm
/A
cm-dm
e A
dm
/A
dm-cm
como figura de mrito.
cm
dm
A
A
CMRR
Caracterstica de pequenos sinais para um amplificador
diferencial balanceado.
Em amplificador perfeitamente balanceado: A
cm-dm
=0 e
A
dm-cm
=0
ro e rb =0
Clculo do ganho de modo diferencial
Sendo o circuito perfeitamente balanceado e as entradas iguais
e com sinais opostos:
r
i
v
R
ic
v
b
id
id
. 2
0
= =
=
2 2
id
m
od
v
R g
v
=
R g
v
v
A
m
v
id
od
dm
ic
= =
=0
0
o
r
o
r R R || = Se
Clculo do ganho de modo comum
Aproximao (meio circuito):
( )
TAIL m
m
cm
R g
R g
A
2 . . 2 1+

( )( )
TAIL
v
b
ic
ic
R r
i
v
R
id
2 1
0
0
+ + = =
=
Pelo princpio da superposio:

R
ic
R
ic
R
id
/2
R
id
/2
R
x
= R
id
|| (-2R
ic
)
R
id
R
y
= R
ic
/2-R
id
/4

R
ic
EE m
R g CMRR + = 2 1
Efeitos do descasamento de dispositivos nos
amplificadores diferenciais
Tenso de Offset de entrada:
Para zerar a tenso de offset na sada tem-se que aplicar
um tenso na entrada:
0
2 1
= +
BE BE ID
V V V
|
|
.
|
\
|
=
|
|
.
|
\
|
|
|
.
|
\
|
=
1
2
2
1
2
2
1
1
ln ln ln
S
S
C
C
T
S
C
T
S
C
T ID
I
I
I
I
V
I
I
V
I
I
V V
( ) ( )
1
1
2
1
1
2
1
A
V Q
D qn
A
V W N
D qn
I
CB B
n i
CB B A
n i
S
= =
( ) ( )
2
2
2
2
2
2
2
A
V Q
D qn
A
V W N
D qn
I
CB B
n i
CB B A
n i
S
= =
1
2
2
1
C
C
C
C
R
R
I
I
=
|
|
.
|
\
|
|
|
.
|
\
|
|
|
.
|
\
|
=
) (
) (
ln
2
1
1
2
1
2
CB B
CB B
C
C
T OS
V Q
V Q
A
A
R
R
V V
Soluo aproximada,
Considerando e a aproximao
2 1
X X X =
2
2 1
X X
X
+
=
+ =
2
2
2
1
X
X X
X
X X
|
|
|
|
.
|
\
|
+
|
|
|
|
.
|
\
|
|
|
|
|
.
|
\
|
=
2
2
2
2
2
2
ln
B
B
B
B
C
C
C
C
T OS
Q
Q
Q
Q
A
A
A
A
R
R
R
R
V V
B B C C C C
Q Q R R R R << << << , ,
( ) + = +
<<
! 3 ! 2
1 ln
3 2
1
x x
x x
x
|
|
.
|
\
|

+

B
B
C
C
T OS
Q
Q
A
A
R
R
V V
( ) mV V
OS
5 . 1 05 . 0 01 . 0 026 . 0 +
S
S
I
I
V
OS
drift
Pode-se obter a valores de variao de offset com a
temperatura na faixa de 1 V/C.
|
|
.
|
\
|

+

B
B
C
C
T OS
Q
Q
A
A
R
R
V V
T
V
dT
dV
OS OS
Ex: 2mV 2mV/300K

6.6 V/C
Corrente de Offset de entrada
Negligenciando os termos de ordem superiores
Desvio de 10% para beta e de 1% para resistores:
2
2
1
1
F
C
F
C
OS
I I
I

=
|
|
|
|
.
|
\
|
+
=
2
2
2
2
F
F
C
C
F
F
C
C
OS
I
I
I
I
I
|
|
.
|
\
|

+

|
|
.
|
\
|

F
F
C
C
F
C
OS
R
R
I
I
F
F
C
C
F
C
OS
R
R I
I
I
I I
I
C
C
C
C
) ( 11 . 0
B OS
I I =
Caractersticas de pequenos sinais de um
amplificador diferencial desbanlaceado
g
m1
.v
1
+
-
v
i1
+
-
R
1
v
o1
+
-
r
tail
R
2
v
o2
g
m2
.v
2
+
-
+
-
v
i2
v
1
v
2
+
-
Resistores Descasados
R
1
+
_
v
1
i
1
R
2
+
_
v
2
i
2
2 2
2 2 1 1 2 1
2 2 1 1 2 1
R i R i v v
v
e
R i R i v v v
c
d
+
=
+
=
= =
Definindo i
d
=i
1
-i
2
, i
c
=(i
1
+i
2
)/2, R=R
1
-R
2
e R = (R
1
+R
2
)/2:
4 2
2 2 2 2
2 2 2 2
R i
R i
R
R
i
i
R
R
i
i
v
e
R i R i
R
R
i
i
R
R
i
i v
d
c
d
c
d
c
c
c d
d
c
d
c d
+ =
|
.
|
\
|

|
.
|
\
|

|
.
|
\
|

+
|
.
|
\
|
+
=
+ =
|
.
|
\
|

|
.
|
\
|

|
.
|
\
|

+
|
.
|
\
|
+ =
R
+
_
v
d
/2
i
d
/2
i
c
. R/2
_
+
R
+
_
v
c
i
c
i
d
/2. R/2
_
+
Circuitos metades (diferencial (a) e modo comum (b))
representativos do par de resistores descasados
(a) (b)
Fonte de correntes controladas por tenso Descasadas
2 2
2 2 1 1 2 1
2 2 1 1 2 1
v g v g i i
i
e
v g v g i i i
m m
c
m m d
+
=
+
=
= =
Definindo v
d
=v
1
-v
2
, v
c
=(v
1
+v
2
)/2, g
m
=g
m1
-g
m2
e g
m
= (g
m1
+g
m2
)/2:
4 2
2 2 2 2
2 2 2 2
d m
c m
d
c
m
m
d
c
m
m
c
c m d m
d
c
m
m
d
c
m
m d
v g
v g
v
v
g
g
v
v
g
g
i
e
v g v g
v
v
g
g
v
v
g
g i

+ ++ + = == =
| || |
. .. .
| || |

\ \\ \
| || |

| || |
. .. .
| || |

\ \\ \
| || |

| || |
. .. .
| || |

\ \\ \
| || |
+ ++ +
| || |
. .. .
| || |

\ \\ \
| || |

+ ++ +
= == =
+ ++ + = == =
| || |
. .. .
| || |

\ \\ \
| || |

| || |
. .. .
| || |

\ \\ \
| || |

| || |
. .. .
| || |

\ \\ \
| || |
+ ++ +
| || |
. .. .
| || |

\ \\ \
| || |

+ ++ + = == =
g
m1
.v
1
i
1
i
2
g
m2
.v
2
Circuitos metades (diferencial (a) e modo comum (b))
representativos do par de fontes descasadas
g
m
.v
d
/2
i
d
/2
g
m
/2 .v
c
g
m
.v
c
i
c
g
m
/2 .v
d
/2
(a) (b)
Meio circuito diferencial
Meio circuito modo comum
v g
m
+
-
ic
v

+
-
R

2 2
id m
v g
+
-
+
-
2 2
R i
Rd

v

oc
v
2.r
tail
Rc
i
2
id
m
v
g
2
id
v
+
-
R
v
g
m
2
+
-
+
-
2
R
i
Rc
2
od
v
2
Rd
i
Resultando,
tail m
m m
tail m
m
v
id
od
dm
r g
R g
R
g
r g
R g
v
v
A
ic
2 1
2 2 2
0
+

+ = =
=
|
|
.
|
\
|
+
+
= =
=
tail m
m m
v
ic
od
dm cm
r g
R g R g
v
v
A
id
2 1
0

+ ++ +
| || |
| || |
. .. .
| || |

\ \\ \
| || |
| || |
| || |
. .. .
| || |

\ \\ \
| || |

+ ++ + = == = = == =
= == =

tail m
m
m
tail m m m
m
v
id
oc
cm dm
r g
g
g
r g R g R g
R g
v
v
A
ic
2 1
2
2
4
1
2
0
|
|
|
|
.
|
\
|
+

+
= =
=
tail m
m
m
v
ic
oc
cm
r g
R g
R g
v
v
A
id
2 1
2 2
0
I
EC
/
R
I
CC
/
F
I
CT
I
C
I
E
I
B
I
C
= - I
EC
/
R
+ I
CT
I
E
= - I
CC
/
F
- I
CT
I
B
= I
EC
/
R
+ I
CC
/
F
I
CC
- I
EC
=
+
+
_
_
EM
1
Modelo Ebers-Moll 1
I
EC
=I
S
(e
qVBC/kT
-1)
I
CC
=I
S
(e
qVBE/kT
-1)
I
CT
=I
S
(e
qVBE/kT
-e
qVBC/kT
)
Microelectronic Circuits - Fifth Edition Sedra/Smith Copyright 2004 by Oxford University Press, Inc.
Figure 7.1 The basic MOS differential-pair configuration.
Figure 7.2 The MOS differential pair with a common-mode input voltage v
CM
.
Figure 7.3 Circuits for Exercise 7.1. Effects of varying v
CM
on the operation of the differential pair.
Figure 7.3 (Continued)
Figure 7.4 The MOS differential pair with a differential input signal v
id
applied. With v
id
positive: v
GS1
> v
GS2
, i
D1
> i
D2
, and v
D1
< v
D2
; thus (v
D2
v
D1
)
will be positive. With v
id
negative: v
GS1
< v
GS2
, i
D1
< i
D2
, and v
D1
> v
D2
; thus (v
D2
v
D1
) will be negative.
Figure 7.5 The MOSFET differential pair for the purpose of deriving the transfer characteristics, i
D1
and i
D2
versus v
id
= v
G1
v
G2
.
Figure 7.6 Normalized plots of the currents in a MOSFET differential pair. Note that V
OV
is the overdrive voltage at which Q
1
and Q
2
operate when
conducting drain currents equal to I/2.
Figure 7.7 The linear range of operation of the MOS differential pair can be extended by operating the transistor at a higher value of V
OV
.
Figure 7.8 Small-signal analysis of the MOS differential amplifier: (a) The circuit with a common-mode voltage applied to set the dc bias voltage at
the gates and with v
id
applied in a complementary (or balanced) manner. (b) The circuit prepared for small-signal analysis. (c) An alternative way of
looking at the small-signal operation of the circuit.
Figure 7.9 (a) MOS differential amplifier with r
o
and R
SS
taken into account. (b) Equivalent circuit for determining the differential gain. Each of the
two halves of the differential amplifier circuit is a common-source amplifier, known as its differential half-circuit.
Figure 7.10 (a) The MOS differential amplifier with a common-mode input signal v
icm
. (b) Equivalent circuit for determining the common-mode gain
(with r
o
ignored). Each half of the circuit is known as the common-mode half-circuit.
Figure 7.11 Analysis of the MOS differential amplifier to determine the common-mode gain resulting from a mismatch in the g
m
values of Q
1
and Q
2
.
Figure 7.12 The basic BJT differential-pair configuration.
Figure 7.13 Different modes of operation of the BJT differential pair: (a) The differential pair with a common-mode input signal v
CM
. (b) The
differential pair with a large differential input signal.
Figure 7.13 (Continued) (c) The differential pair with a large differential input signal of polarity opposite to that in (b). (d) The differential pair with a
small differential input signal v
i
. Note that we have assumed the bias current source I to be ideal (i.e., it has an infinite output resistance) and thus I
remains constant with the change in v
CM
.
Figure E7.7
Figure 7.14 Transfer characteristics of the BJT differential pair of Fig. 7.12 assuming . 1.
Figure 7.15 The transfer characteristics of the BJT differential pair (a) can be linearized (b) (i.e., the linear range of operation can be extended) by
including resistances in the emitters.
Figure 7.16 The currents and voltages in the differential amplifier when a small differential input signal v
id
is applied.
Figure 7.17 A simple technique for determining the signal currents in a differential amplifier excited by a differential voltage signal v
id
; dc quantities
are not shown.
Figure 7.18 A differential amplifier with emitter resistances. Only signal quantities are shown (in color).
Figure 7.19 Equivalence of the BJT differential amplifier in (a) to the two common-emitter amplifiers in (b). This equivalence applies only for
differential input signals. Either of the two common-emitter amplifiers in (b) can be used to find the differential gain, differential input resistance,
frequency response, and so on, of the differential amplifier.
Figure 7.20 The differential amplifier fed in a single-ended fashion.
Figure 7.21 (a) The differential half-circuit and (b) its equivalent circuit model.
Figure 7.22 (a) The differential amplifier fed by a common-mode voltage signal v
icm
. (b) Equivalent half-circuits for common-mode calculations.
Figure 7.23 (a) Definition of the input common-mode resistance R
icm
. (b) The equivalent common-mode half-circuit.
Figure 7.24 Circuit for Example 7.1.
Figure 7.25 (a) The MOS differential pair with both inputs grounded. Owing to device and resistor mismatches, a finite dc output voltage V
O
results.
(b) Application of a voltage equal to the input offset voltage V
OS
to the terminals with opposite polarity reduces V
O
to zero.
Figure 7.26 (a) The BJT differential pair with both inputs grounded. Device mismatches result in a finite dc output V
O
. (b) Application of the input
offset voltage V
OS
; V
O
/A
d
to the input terminals with opposite polarity reduces V
O
to zero.
Figure 1.1 Two alternative representations of a signal source: (a) the Thvenin form, and (b) the Norton form.
Figure 1.2 An arbitrary voltage signal v
s
(t).
Figure 1.3 Sine-wave voltage signal of amplitude V
a
and frequency f = 1/T Hz. The angular frequency v = 2pf rad/s.
Figure 1.4 A symmetrical square-wave signal of amplitude V.
Figure 1.5 The frequency spectrum (also known as the line spectrum) of the periodic square wave of Fig. 1.4.
Figure 1.6 The frequency spectrum of an arbitrary waveform such as that in Fig. 1.2.
Figure 1.7 Sampling the continuous-time analog signal in (a) results in the discrete-time signal in (b).
Figure 1.8 Variation of a particular binary digital signal with time.
Figure 1.20 Measuring the frequency response of a linear amplifier. At the test frequency v, the amplifier gain is characterized by its magnitude (V
o
/V
i
)
and phase f.
Figure 1.21 Typical magnitude response of an amplifier. |T(v)| is the magnitude of the amplifier transfer functionthat is, the ratio of the output
V
o
(v) to the input V
i
(v).
Figure 1.22 Two examples of STC networks: (a) a low-pass network and (b) a high-pass network.
Figure 1.23 (a) Magnitude and (b) phase response of STC networks of the low-pass type.
Figure 1.24 (a) Magnitude and (b) phase response of STC networks of the high-pass type.
Figure 1.25 Circuit for Example 1.5.
Figure 1.26 Frequency response for (a) a capacitively coupled amplifier, (b) a direct-coupled amplifier, and (c) a tuned or bandpass amplifier.
Figure 1.27 Use of a capacitor to couple amplifier stages.
Figure E1.23

Amplificadores A Um e Dois Transistores

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Amplificadores A Um e Dois Transistores

Caricato da

Copyright:

Formati disponibili

Amplificadores a um e dois

e considerou operao em baixa frequncia.

Coletor Comum (CC) ou Seguidor de Emissor

Em amplificadores diferenciais com simetria perfeita

Pelo princpio da superposio:

Ex: 2mV 2mV/300K

Potrebbero piacerti anche