LABORATORIO Nº 5 SISTEMAS DIGITALES

"LATCHES RS Y FLIP-FLOP D, T Y JK"

INTRODUCCIÓN
Los circuitos secuenciales, al igual que los combinacionales, están constituidos
por puertas lógicas. Pero en los secuenciales la respuesta en la(s) salida(s) no
dependen solo de los valores aplicados en las entradas sino también de los valores
que hubieron con anterioridad. Es decir, los circuitos secuenciales tienen capacidad
para memorizar los valores de las variables aplicados antes de los valores
actuales. La unidad básica de memoria es el multivibrador biestable, que gracias
a la realimentación es capaz de almacenar por tiempo indefinido un bit de
información. Los circuitos biestables básicos, disponibles como CI’ s de MSI, son el
latch y el flip-flop.

Estos últimos son los bloques constructivos de todos los circuitos secuenciales,
incluyendo memorias, contadores, registros, microprocesadores, etc.
Los latches RS se pueden lograr por conexión realimentada de las puertas AND,
OR y NOT, o bien con puertas NAND (o NOR) realimentadas. En los latches RS hay
una combinación en las entradas para la cual las salidas pierden su
complementariedad, lo cual es un inconveniente de estos circuitos. Sin embargo,
los latches RS suelen utilizarse en aplicaciones tales como la eliminación de rebotes
o como interruptor ON/OFF con memoria. Además son los circuitos básicos con los
cuales se puede lograr otros biestables, tales como los flipflops síncronos tipo JK
(FF/JK) son los más usados y más versátiles de todos los FF. Tienen dos entradas
de datos (J y K) y una entrada de reloj (CLK). Sus salidas son siempre
complementarias. La versión más común es la controlada por flanco descendente
del CLK. Los FF/JK están disponibles comercialmente como CI’ s en distintas
configuraciones circuitales, una de las cuales es la Master-Slave (MS). Los FF/JK
permiten obtener otros FF, tales como los tipos D y T. El funcionamiento de un
FF/JK disparado por flanco descendente es: si J=K=0 cuando el CLK va a 0,
conserva estado. Si una de sus entradas es 1 y la otra 0 cuando el CLK va a 0,
adoptará el estado de J. Si J=K=1 cambiará de estado cada vez que el CLK vaya a
0.

OBJETIVOS
a. Practicar los conceptos teóricos en torno a los latches RS, Flips-Flops tipo JK, D o
T, construyéndolos a partir de puertas lógicas, verificando sus configuraciones,
funcionamiento y respuestas.
b. Resolver problemas típicos de conmutación por medio de los latches RS y flips-
flops, diseñados, montados y probados experimentalmente por el alumno.

FUNDAMENTOS TEÓRICOS
• Ver Capítulo 8 del texto “Fundamentos de Sistemas Digitales” de FLOYD.
Editorial Prentice Hall. España. 2003.
• Ver Capítulo 9 del texto “ Principios Digitales” de TOKHEIM. Editorial McGraw-
Hill. España. 1995.

ACTIVIDADES PREVIAS
1. Diseñar, a partir de 2 puertas NOR, un latch RS. Incluir su Tabla de Verdad.
2. Repita el punto 1, utilizando 2 puertas NAND.

3. Proponga un circuito que elimine los rebotes de un switch s.p.d.t. con puertas
NOR.

4. Repita el punto 3, utilizando puertas NAND.

5. Diseñar un circuito secuencial, que permita encender una luz (LED) cuando se
cierra un switch s.p.s.t. y apagarla cuando se cierra otro switch s.p.s.t. la operación
asignada a cada interruptor debe ser independiente de la posición del otro.

6. Trazar el circuito de un FF/JK en configuración MS con disparo por CLK

descendente, con puertas NAND integradas y obtener teóricamente su Tabla de
Verdad.
7. Agregarle entradas directas asíncronas.
8. Obtener desde un manual la información del CI 7473, especialmente lo relativo
al circuito interno, las entradas directas, la Tabla de Verdad, el tiempo de setup t a y
el tiempo de mantención th .

9. Diseñar un circuito secuencial, con FF/JK 7473 o similar que permita encender
una luz (LED) con un pulsador NA al entrar al pasillo y apagarla con otro pulsador
NA ubicado al final del pasillo.
10. Utilice el FF/JK como FF/D y como FF/T

LABORATORIO

1. Montar uno de los circuitos de los puntos 1 y 2 de las Actividades previas y

comprobar su funcionamiento. Verificar su Tabla de verdad, su capacidad para
almacenar un bit y su condición de indeterminación.

2. Montar uno de los circuitos de los puntos 3 y 4 de las Actividades previas y

comprobar su funcionamiento y su capacidad para eliminar rebotes del switch.
Simular los rebotes del switch s.p.s.t. mediante un conductor que golpea varias
veces a un coductor conectado a la entrada R y que luego golpea otra tantas veces
a otro conductor conectado a la entrada S.

3. Construir y verificar el buen funcionamiento del circuito del punto 5 de las

Actividades previas.
4. Construir y verificar el buen funcionamiento de los circuitos de los puntos 9 y 10
de las Actividades previas.
INFORME
• Presentar las respuestas experimentales.
• Comentar las bondades de los circuitos, sus diferencias comparativas y sus
limitaciones, si las tienen.
• Concluir.