Simboli Logici Secondo La Nuova Normativa Cei: 20.1 Concetti Generali

CAP 20 SIMBOLI LOGICI SECONDO LA NUOVA
NORMATIVA CEI
La simbologia grafica che abbiamo utilizzato finora per la descrizione dei circuiti logici
si riferisce alla normativa ANSI standard. Le convenzioni che questa simbologia utilizza
per rappresentare i circuiti logici, a bassa e a media scala di integrazione, rendono al-
quanto difficile trasmettere un’informazione dettagliata ed esauriente sul corretto metodo
di connessione esterno e sulle effettive relazioni intercorrenti fra segnali di ingresso e/o
segnali di uscita. Se poi il dispositivo elettronico, come avviene ormai nella maggior parte
di quelli delle ultime generazioni, è composto da più elementi logici complessi (D-latch,
contatori, decodificatori ecc.) la vecchia simbologia non fornisce alcuna informazione. A
questo punto, se vuole ottenere dallo schema informazioni più dettagliate di quelle relative
all’interconnessione dei segnali, il tecnico deve ricercare i dati tecnici del dispositivo nella
letteratura specializzata.
Il problema è ulteriormente aggravato dalla continua evoluzione dei circuiti logici, che diven-
tano sempre più complessi e quindi sempre meno descrivibili con la loro rappresentazione
grafica standard. Come soluzione, alcuni comitati tecnici internazionali (IEC, IEEE, ANSI,
CEI) hanno sviluppato un nuovo linguaggio simbolico che fissa le regole di rappresentazione
in modo rigoroso. La normativa è stata adottata in Italia (norma CEI 3-26 del 1.3.85) ed è
reperibile presso la sede del comitato o presso le principali librerie tecniche italiane.
La nuova normativa si configura come un vero e proprio linguaggio simbolico dotato di
precise regole sintattiche che, se rispettate e ben comprese, permettono di dedurre dal sim-
bolo informazioni che con la vecchia normativa era impossibile trasmettere. Inoltre, la nor-
mativa è stata redatta in modo tale che la nuova simbologia può essere utilizzata anche in
applicazioni non elettriche (per esempio, pneumatiche o idrauliche), purché queste ultime
utilizzino principi fisici in grado di realizzare le funzioni rappresentate.
20.1 CONCETTI GENERALI
Per rappresentare un dispositivo logico, la nuova simbologia utilizza la struttura di riferi-

mento generica mostrata nella figura 20.1.
Un segno grafico è formato da uno o più riquadri. Su due lati opposti vengono disposte le
linee di ingresso e di uscita (di solito gli ingressi a sinistra e le uscite a destra).
fig. 20.1
* * * * Simbolo logico generico.
posizione del simbolo
linee di linee di di qualificazione
ingresso uscita del micrologico
posizione dei simboli
* di qualificazione relativi
* * * *
agli ingressi e alle uscite
MODULO G Interpretazione del progetto attraverso CAP 20 Simboli logici secondo la nuova normativa CEI 1
l'analisi dello schema elettronico
La funzione logica del dispositivo è descritta attraverso un simbolo di qualificazione posto
all’interno del riquadro. Il tipo e/o il corpo della sigla devono essere tali da evidenziarla
rispetto a quelle utilizzate per la descrizione dei segnali.
I segnali di ingresso e di uscita sono, a loro volta, qualificati con simboli posti internamente
ed esternamente al riquadro, in corrispondenza delle linee di connessione. Se, per partico-
lari esigenze, si desidera aggiungere informazioni non previste dalla normativa all’interno
del simbolo, o in prossimità delle linee di ingresso e di uscita, queste ultime devono essere
racchiuse tra parentesi quadre.
Nei paragrafi successivi descriveremo tutti i simboli qualificatori previsti dalla normativa
CEI. Cominceremo con l’introdurre alcuni termini che saranno utilizzati in seguito.
¢ Stato logico interno: è lo stato logico all’interno del segno grafico in corrispondenza
di una connessione di ingresso o di uscita.
¢ Stato logico esterno: è lo stato logico all’esterno del segno grafico relativo a una con-
nessione.
¢ Livello logico: è la proprietà fisica che caratterizza lo stato logico associato a una va-
riabile binaria.
20.2 RIQUADRI
La norma prevede l’uso di tre tipi di riquadri:

 elemento logico generico;
 blocco di controllo comune;
 elemento logico con funzione logica di uscita comune (figg. 20.2a, b, c).
Un generico elemento logico viene disegnato per mezzo di un riquadro non soggetto
a nessun rapporto lunghezza-larghezza. Nella stesura degli schemi logici talvolta è utile
raggruppare più elementi logici; le specifiche della nuova norma consentono di sovrapporre
(fig. 20.3 a p. seg.) o di affiancare (figg. 20.4a, b a p. seg.) più riquadri.
Se il lato comune è parallelo alla direzione di propagazione dei segnali, non vi è alcuna
connessione fra i blocchi logici; se il lato comune fra i blocchi è perpendicolare alla dire-
zione dei segnali, esistono delle connessioni fra i vari blocchi. In assenza di indicazioni è
implicito che esista almeno una connessione.
Ogni connessione deve essere identificata mediante opportuni simboli e/o segni grafici.
figg. 20.2a, b, c
Riquadri:
a. riquadro generico per un
elemento logico;
b. blocco di controllo logico
comune;
c. elemento logico con blocco
di uscita comune.
20.2a 20.2b 20.2c
fig. 20.3
Elementi logici sovrapposti sul
lato ortogonale alla direzione
dei segnali.
figg. 20.4a, b
Elementi logici affiancati sul
lato parallelo alla direzione del
20.4a segnale.
Si notino i segni grafici di
connessione interna e la
posizione dei qualificatori
* * della connessione.
* * *
* * *
20.4b
Se il numero di connessioni non è univocamente determinabile, è opportuno utilizzare i segni grafici di

connessione interna (fig. 20.4b).
La figura 20.5 mostra un’applicazione del blocco di controllo comune, la figura 20.6 a pagina seguente
dà un esempio dell’applicazione del blocco di uscita comune. Si noti come la nuova norma permetta di
rappresentare in modo completo e con un simbolo grafico semplice un circuito logico complesso.
L’elemento di uscita comune può essere posto anche all’interno del blocco di controllo comune (fig. 20.7a
a p. seg.) e può essere composto anche da più elementi (fig. 20.7b a p. seg.).
b
a
b fig. 20.5
Applicazione del blocco di
c controllo comune.
c
b
b b
b
c fig. 20.6
c c
c Applicazione del blocco di
d uscita comune.
d 1 d
1 d
a e
a e e
a e
a
* * figg. 20.7a, b
* * a. raggruppamento di
più elementi logici con
elemento di uscita comune
all’interno del blocco di
* controllo comune;
* b. raggruppamento di due
elementi di controllo
comune.
*
*
* fig. 20.8
*
Rappresentazione sintetica
del raggruppamento di più
blocchi identificati dallo stesso
qualificatore.
20.7a 20.7b 20.8
Il raggruppamento degli elementi logici identificati dallo stesso simbolo qualificatore può
essere rappresentato in modo sintetico riportando tale simbolo, o sigla, solo nel primo bloc-
co del raggruppamento (fig. 20.8). Se esistono due raggruppamenti, si possono sintetica-
mente rappresentare come nella figura 20.9.
La figura 20.10 e le figure 20.11 e 20.12 a pagina seguente mostrano altri tipici raggrup-
pamenti di elementi logici.
fig. 20.9
*a *a Raggruppamenti di più
* a * a
blocchi logici sovrapposti
*b *b identificati da due differenti
simboli qualificatori.
* a *a
*b
* b * b
*a
* b *b
*a
fig. 20.10
* b Raggruppamento di quattro
*b
20.9 20.10 coppie di elementi logici.
*a *a
c* c*
*b *b
*a fig. 20.11
c* Raggruppamento di elementi
*b
logici che utilizzano segni
grafici distintivi associati non
*a
c* utilizzanti il blocco di controllo
*b comune.
*a
c*
*b
fig. 20.12
Raggruppamento di elementi
*a b* *a b* logici con segni grafici
distintivi associati a ingressi
*a b* e uscite con il blocco di
controllo comune.
*a b*
20.3 SEGNI GRAFICI DISTINTIVI PER LE LINEE DI INGRESSO

E DI USCITA
I segni grafici distintivi utilizzati associati agli ingressi, alle uscite o ad altre connessioni servono per indica-
re il tipo di relazione che intercorre fra gli stati logici interni ed esterni al blocco logico.
Negazione logica, indicazione di polarità, entrata dinamica

Un importante segno grafico è quello mostrato nella figura 20.13, riguardante l’operazione di negazione
logica. L’indicazione fornita dal segno grafico di negazione, per essere correttamente interpretata, dev’es-
sere associata al tipo di logica utilizzata, positiva o negativa.
NEGAZIONE LOGICA
fig. 20.13
Indicazione di negazione
logica.
INGRESSO USCITA
Talvolta risulta più conveniente utilizzare l’indicazione di polarità logica invece della no-
tazione di negazione (fig. 20.14). Questa notazione permette di descrivere lo stato logico
POLARITÀ LOGICA
DIREZIONE
INGRESSO USCITA
DEI SEGNALI
DA SINISTRA
fig. 20.14
A DESTRA Indicazione di polarità logica.
DA DESTRA
A SINISTRA
del segnale di ingresso o di uscita senza doverlo associare a un particolare tipo di logica, logica positiva
1 livello logico
positiva o negativa (fig. 20.15). Naturalmente, se si utilizzano dispositivi a logica positiva, basso (L) 0
le informazioni fornite con le due simbologie coincidono. livello logico
0 alto (H) 1
I simboli di ingresso e di uscita della figura 20.14 si interpretano nel modo seguente:
 ingresso, al livello logico basso (L) sulla linea di connessione corrisponde uno stato 0 logica negativa
livello logico
interno 1; basso (L) 1
 uscita, allo stato interno 1 corrisponde il livello logico basso (L) sulla linea di con- 1 livello logico
alto (H) 0
nessione.
fig. 20.15
Convenzioni logiche: logica
I segni grafici di negazione logica e di polarità logica non devono essere usati nel mede- positiva, logica negativa,
simo schema. polarità logica.
La figura 20.16 mostra tre tipi di rappresentazione utilizzati per caratterizzare un in-
gresso di tipo dinamico, corredati da una tabella di interpretazione in funzione del tipo
di logica associata.
INGRESSI DINAMICI
TRANSIZIONE ATTIVA IN
SIMBOLO LOGICA LOGICA INDICAZIONE
POSITIVA NEGATIVA DI POLARITÀ
1 0 H
0 1 L
fig. 20.16
Ingressi dinamici.
1 0
0 1
H
L
Connessioni interne
Un particolare punto di forza del nuovo linguaggio simbolico è la sua capacità di mostrare
le interrelazioni fra i suoi elementi logici interni e/o le connessioni di ingresso/uscita.
I simboli di connessione interna permettono di evidenziare le connessioni e i segnali scam-
biati fra gli elementi logici interni. Nella figura 20.17 vengono mostrati i relativi segni
grafici; la loro interpretazione può essere dedotta dalle corrispondenti tabelle della verità
che si riferiscono, evidentemente, a stati logici interni.
CONNESSIONI INTERNE
BLOCCHI
LOGICI
DESCRIZIONE
A B
OUT IN
SCAMBIA IL SEGNALE OUT IN

LOGICO
0 0
1 1
NEGAZIONE OUT IN
DEL SEGNALE
SCAMBIATO 0 1 fig. 20.17
Connessioni interne.
1 0
CARATTERISTICA OUT IN
DINAMICA
DEL SEGNALE 1
SCAMBIATO
1,0 0
CARATTERISTICA OUT IN
DINAMICA NEGATA
PER IL SEGNALE 1
SCAMBIATO
1,0 0
Segni grafici e simboli interni ai riquadri

I segni grafici e i simboli utilizzati per caratterizzare le connessioni di ingresso sono mo-
strati nelle figure 20.18 e 20.19 che seguono. La figura 20.20 a pagina 9 mostra quelli
caratteristici delle connessioni di uscita.
Quando la trasmissione di una singola informazione logica richiede l’utilizzo di due o più
collegamenti questi ultimi devono essere raggruppati utilizzando il simbolo logico proposto
nelle figure 20.21a, b a pagina 9.
INGRESSO R CONTATORE
INGRESSO SE VIENE POSTO IN DECREMENTO
A DUE SOGLIE R A 1 VIENE –m
MEMORIZZATO m: NUMERO
(CON ISTERESI) INGRESSO R DI UNITÀ
DALL'ELEMENTO CONTATORE
INGRESSO LOGICO UNO 0 DI DECREMENTO
SE VIENE POSTO IN DECREMENTO
A DUE SOGLIE R A 1 VIENE –m
INGRESSO S
MEMORIZZATO m1 m: NUMERO
RAGGRUPPAMENTO
(CON ISTERESI) m DI UNITÀ
DALL'ELEMENTO
SE VIENE POSTO 2 NUMERICO
INGRESSO LOGICO
A UNO 0
1 VIENE DI
DI DECREMENTO
PIÙ INGRESSI
E S *
DI ESPANSIONE MEMORIZZATO
INGRESSO S
DALL'ELEMENTO m
mk SIMBOLO
RAGGRUPPAMENTO
LOGICO
SE VIENEUN 1
POSTO m1 GENERALE
NUMERICO
2
E INGRESSO S A 1 VIENE * DI PIÙ INGRESSI
DI ESPANSIONE INGRESSO T
MEMORIZZATO INGRESSO
DALL'ELEMENTO mk OPERANDO
SIMBOLO
SE VIENE POSTO GENERALE
EN INGRESSO T LOGICO UN 1 Pm Pm: BIT SUL QUALE
A 1 PROVOCA LA
DI ABILITAZIONE VIENE EFFETUATA
COMPLEMENTAZIONE
INGRESSO T INGRESSO
L'OPERAZIONE
DELL'USCITA
OPERANDO
MATEMATICA
SE VIENE POSTO
EN INGRESSO T Pm Pm: BIT SUL QUALE
A 1 PROVOCA LA
INGRESSO
DI ABILITAZIONE VIENE EFFETUATA
INGRESSO D COMPLEMENTAZIONE
DI DECALAGGIO ELEMENTO
DELL'USCITA L'OPERAZIONE
COMPARATORE
D VIENE MEMORIZZATO m DA SINISTRA > MATEMATICA
LO STATO LOGICO A DESTRA O
DELL'INGRESSO INGRESSO
DALL'ALTO MAGGIORE DI
INGRESSO D DI DECALAGGIO
VERSO IL BASSO ELEMENTO
COMPARATORE
D VIENE MEMORIZZATO m DA SINISTRA >
INGRESSO J
LO STATO LOGICO INGRESSO
A DESTRA O
DELL'INGRESSO
SE VIENE POSTO DI DECALAGGIO
DALL'ALTO MAGGIORE
ELEMENTODI
A 1 VIENE VERSO IL BASSO COMPARATORE
J m DA DESTRA <
MEMORIZZATO A SINISTRA
INGRESSO J
DALL'ELEMENTO INGRESSO
DAL BASSO O VERSO MINORE DI
LOGICO
SE VIENEUN 1
POSTO DI DECALAGGIO
L'ALTO ELEMENTO
A 1 VIENE COMPARATORE
J m DA DESTRA <
INGRESSO
MEMORIZZATOK
CONTATORE
A SINISTRA
SE VIENE POSTO
DALL'ELEMENTO IN INCREMENTO
DAL BASSO O VERSO ELEMENTO
MINORE DI
A 1 VIENE
LOGICO UN 1 L'ALTO COMPARATORE
K +m =
MEMORIZZATO m: NUMERO
DALL'ELEMENTO
INGRESSO K DI UNITÀ UGUALE A
CONTATORE
LOGICO
SE VIENEUNO 0
POSTO DI INCREMENTO ELEMENTO
IN INCREMENTO
A 1 VIENE COMPARATORE
K +m =
fig. 20.18 MEMORIZZATO m: NUMERO
DALL'ELEMENTO DI UNITÀ UGUALE A
ELEMENTO
Segni grafici e simboliLOGICO
interni UNO
ai riquadri
0 per gli ingressi. DI INCREMENTO
ELEMENTO ARITMETICO
ARITMETICO
BI CP
RIPORTO
RIPORTO
PROPAGATO
DI SOTTRAZIONE ELEMENTO
ELEMENTO DI ADDIZIONE
ARITMETICO
ARITMETICO
BI CP
RIPORTO
RIPORTO
ELEMENTO m: INDICA
PROPAGATO
DI SOTTRAZIONE
ARITMETICO IL VALORE ASSUNTO
DI ADDIZIONE
BG CT=m DALL'ELEMENTO
RIPORTO LOGICO CON UN 1
GENERATO APPLICATO
m: INDICA
ELEMENTO
DI SOTTRAZIONE IN VALORE
IL INGRESSO
ASSUNTO
ARITMETICO
BG CT=m DALL'ELEMENTO
RIPORTO LOGICO CON UN 1
ELEMENTO
GENERATO APPLICATO
ARITMETICO
DI SOTTRAZIONE IN INGRESSO
INGRESSO
BP RIPORTO 1
DI MODO FISSO
PROPAGATO
ELEMENTO
DI SOTTRAZIONE
ARITMETICO
INGRESSO
BP RIPORTO 1
DI MODO FISSO
PROPAGATO
ELEMENTO
DI SOTTRAZIONE
ARITMETICO
CONNESSIONE
CI
RIPORTO NON LOGICA
DI ADDIZIONE
ELEMENTO
ARITMETICO
CONNESSIONE
CI
RIPORTO
ELEMENTO NON LOGICA
DI ADDIZIONE
ARITMETICO INGRESSO
CG ? DI INTERROGAZIONE
RIPORTO DI UNA MEMORIA
GENERATO ASSOCIATIVA
ELEMENTO
DI ADDIZIONE
ARITMETICO INGRESSO
CG ? DI INTERROGAZIONE
RIPORTO DI UNA MEMORIA
GENERATO ASSOCIATIVA
DI ADDIZIONE
fig. 20.19
Segni grafici e simboli interni ai riquadri per gli ingressi.
EFFETTO RITARDATO
IN USCITA USCITA ELEMENTO
DI COMPARAZIONE ARITMETICO
L'USCITA CAMBIA ! BO
DI UNA MEMORIA
SOLO DOPO RIPORTO
ASSOCIATIVA
CHE L'INGRESSO DI SOTTRAZIONE
RITORNA A 0
USCITA m1 RAGGRUPPAMENTO ELEMENTO

A CIRCUITO m2 NUMERICO ARITMETICO
APERTO DI PIÙ USCITE
* BP
RIPORTO
(COLLETTORE
mk SIMBOLO PROPAGATO
APERTO, EMETTITORE
GENERALE DI SOTTRAZIONE
APERTO ECC.)
ELEMENTO ELEMENTO
USCITA ARITMETICO
A CIRCUITO COMPARATORE
APERTO *>* CG
RIPORTO
MAGGIORE DI GENERATO
(tipo H)
DI ADDIZIONE
USCITA ELEMENTO ELEMENTO

A CIRCUITO COMPARATORE ARITMETICO
APERTO *<* CO
MINORE DI RIPORTO
(tipo L) DI ADDIZIONE
ELEMENTO
ELEMENTO ARITMETICO
USCITA COMPARATORE
*=* CP
3 STATI RIPORTO
UGUALE A PROPAGATO
DI ADDIZIONE
ELEMENTO
ARITMETICO
E USCITA BG 1 USCITA
DI UN ESPANSORE RIPORTO DI MODO FISSO
GENERATO
DI SOTTRAZIONE
m: INDICA
USCITA USCITA
IL VALORE
A CIRCUITO A CIRCUITO
DEL CONTENUTO
APERTO APERTO
CT=m CHE PORTA
(tipo H) (tipo L) L'USCITA
con R di pull-up con R di pull-down ALLO STATO
LOGICO INTERNO 1
fig. 20.20
Segni grafici e simboli interni ai riquadri per le uscite.
figg. 20.21a, b
Raggruppamento:
a. di più linee di ingresso;
b. di uscite.
20.21a 20.21b
20.4 TIPI DI DIPENDENZA
Come abbiamo già detto, una delle più gravi lacune del vecchio linguaggio simbolico era la sua inadegua-
tezza riguardo alla descrizione delle interrelazioni fra le connessioni di ingresso e/o di uscita. La nuova nor-
ma introduce, per ovviare a questo limite, la notazione di dipendenza, che viene utilizzata per completare
l’informazione già fornita dal segno grafico che identifica la funzione dell’elemento logico.
La notazione di dipendenza è definita con una sigla di identificazione che specifica quale tipo di dipen-
denza esiste fra i vari ingressi e/o uscite, seguita da un identificatore numerico che permette di associare in
modo univoco il segnale influenzante di ingresso o di uscita con ciascun segnale di ingresso e/o di uscita
che da esso è influenzato (fig. 20.22). Il simbolo letterale di identificazione, la corrispondente descrizione e
l’azione effettuata dai vari simboli di dipendenza sono elencati nella figura 20.23.
TIPO DI DIPENDENZA
fig. 20.22
*m *m Metodo di rappresentazione
del tipo di dipendenza.
INGRESSO USCITA
TIPO DI SIMBOLO DESCRIZIONE EFFETTO SULL'INGRESSO O USCITA INFLUENZATI

DIPENDENZA LETTE- SE L'INGRESSO INFLUENZANTE È LO STATO INTERNO
RALE
1 0
ABILITAZIONE EN INGRESSO DI CONTROLLO AZIONE PERMESSA AZIONE DELL'USCITA

BLOCCATA
AND G RELAZIONE BOOLEANA AZIONE PERMESSA STATO LOGICO INTERNO 0
COMANDO C INGRESSO CADENZATO AZIONE PERMESSA AZIONE BLOCCATA

(CLOCK)
INDIRIZZO A INGRESSI DI UNA MEMORIA INGRESSO SELEZIONATO INGRESSO NON SELEZIONATO
INTERCONNES- Z INGRESSO O USCITA IMPONE LO STATO LOGICO 1 IMPONE LO STATO LOGICO 0

SIONE CONNESSA CON PIÙ
INGRESSI E/O USCITE
MODO M SELEZIONA IL MODO MODO SELEZIONATO MODO NON SELEZIONATO

DI OPERARE
DELL'ELEMENTO LOGICO
NEGAZIONE N RELAZIONE BOOLEANA INTERNO NON MODIFICA LO STATO
INTERNO
OR V RELAZIONE BOOLEANA IMPONE LO STATO LOGICO 1 AZIONE PERMESSA
RESET R ELEMENTO BISTABILE S-R STATO DELL'USCITA NON MODIFICA LO STATO

COME PER S = 0 R = 1 LOGICO INTERNO
SET S ELEMENTO BISTABILE S-R STATO DELL'USCITA NON MODIFICA LO STATO

COME PER S = 1 R = 0 LOGICO INTERNO
fig. 20.23
Tipo di dipendenza.
L’elenco che segue propone una serie di regole di carattere generale applicabili a tutte le notazioni di di-
pendenza:
1. ciascun ingresso (o uscita) influenzato da una stessa uscita o ingresso influenzante, viene identificato
dallo stesso numero di identificazione (fig. 20.24a a p. seg.);
2. gli ingressi o le uscite contrassegnati con lo stesso numero di identificazione ma con una barra sovrap-
posta sono influenzati da un livello logico complementare allo stato logico dell’uscita o ingresso influen-
zante (fig. 20.24d a p. seg.);
3. se un ingresso richiede propri simboli distintivi il numero di identificazione dell’ingresso influenzante
deve precederlo;
4. se un ingresso (o un’uscita) è influenzato da più di un ingresso influenzante, si devono indicare i numeri
di identificazione di ciascun ingresso separati da una virgola. L’ordine di scrittura degli stessi ne pre-
scrive l’eventuale priorità;
5. se due ingressi influenzanti sono contraddistinti dallo stesso tipo di dipendenza e dallo stesso numero
di identificazione fra gli ingressi esiste una relazione di OR;
6. a esclusione della sigla di dipendenza A, bisogna evitare di attribuire a due sigle di dipendenza differenti gli
stessi numeri di identificazione; ne deriva che nello stesso segno grafico non si possono utilizzare contem-
poraneamente le sigle C1 e G1, e che una siglatura corretta richiederebbe, per esempio, le sigle C1 e G2;
7. in alcuni casi le sigle utilizzate per identificare la funzione di ingresso o di uscita sono espresse con
numeri (codificatori, multiplexer) e si potrebbe creare confusione con gli identificatori di dipendenza;
in questo caso la norma prescrive di sostituire i numeri di identificazione di dipendenza con caratteri
di sicura e univoca determinazione; in genere si utilizzano le lettere dell’alfabeto greco (alfa, beta ecc.).
Dipendenza AND (G)

La sigla di dipendenza G indica che fra gli ingressi o uscite influenzanti e quelli influenzati vi è una relazione
di AND. Se l’ingresso o l’uscita influenzante sono allo stato logico interno 0, tutti gli ingressi e le uscite in-
fluenzati sono allo stesso stato logico 0; altrimenti il loro stato dipende dal tipo di funzione logica implemen-
tata nell’elemento logico. Nelle figure 20.24a-f si vedono alcune tipiche applicazioni di questa notazione.
a a
a a 1
b ab ab &
b 1
G1
bc G1
1 b &
c 1 c &
c c &
c
20.24a
x x
x y x x & y
y 1 G1 y
x y & y
1 G1 figg. 20.24a-f
20.24b Dipendenza AND:
a. circuito combinatorio
con ingresso di controllo
x x comune;
y x x & 1 y
x y 1 G1 y y b. circuito sequenziale;
x y & 1
1 G1 c. circuito sequenziale con
uscita complementata;
20.24c d. circuito sequenziale con
ingresso complementato;
x x e. circuito combinatorio
x y x x & y
y 1 G1 y multiplo con ingressi di
x y & y
1 G1
controllo;
20.24d f. circuito sequenziale con
ingresso di controllo
dinamico.
G1 G1
G1 G1
1 1
G2
1 G2
1 a G1 a
2
G2 2
G2 ab ab &
2 G1
2 1 1 &
G3
1 b 1 b
3
G3
1
3
G4
1
4
G4
20.24e 4 20.24f
Dipendenza OR (V)
La sigla di dipendenza V viene utilizzata per indicare che fra gli ingressi o uscite influenzanti e influenzati
vi è una relazione di OR.
Se l’ingresso o l’uscita influenzante sono allo stato logico interno 1, tutti gli ingressi e le uscite influenzati
sono allo stesso stato logico 1; altrimenti il loro stato dipende dal tipo di funzione logica implementata
nell’elemento logico.
Le figure 20.25a, b mostrano alcune tipiche applicazioni di questa notazione.
b
b
b >
_1 c
c a V1 1 c
a a figg. 20.25a, b
20.25a Esempi di applicazione
della dipendenza OR:
a. ingresso di OR;
a b. uscita di OR.
a
V1 a >
_1
b b
1 b
20.25b
Dipendenza di negazione (N)

La sigla di dipendenza N è utilizzata per indicare che fra gli ingressi o uscite influenzanti e influenzati vi è
una relazione di OR-esclusivo.
Quando l’ingresso o l’uscita influenzanti, denominati con la sigla di dipendenza N, sono allo stato logico
1, le uscite e gli ingressi influenzati assumono lo stato logico interno complementare a quello normalmente
definito dalla funzione dell’elemento logico.
La figura 20.26 mostra un’applicazione di questa notazione.
b
b fig. 20.26
b =1 Dipendenza N.
a N1 1 c per a = 0 c = b
c
c a per a = 1 c = b̄
a
Dipendenza di interconnessione (Z)

La sigla di dipendenza Z è utilizzata per indicare che un ingresso o un’uscita influenzante impongono il
loro stato logico agli ingressi e alle uscite influenzati.
Alcuni interessanti esempi di applicazione della notazione sono mostrati nella figura 20.27 a pagina se-
guente.
Dipendenza di comando (C)

La sigla di dipendenza C è utilizzata con gli elementi logici di tipo sequenziale quando si vuole evidenziare
che un segnale di comando, quale il segnale di clock o il comando di un latch trasparente, esercita la sua
azione solo se il segnale influenzante contrassegnato dalla sigla C è allo stato logico interno 1. Nelle figure
20.28a, b, c a pagina seguente sono mostrati alcuni esempi chiarificatori.
Il primo esempio ( fig. 20.28a) mostra un latch di tipo D che può svolgere la sua azione solo se il segnale a
è allo stato logico 1.
a b
a Z1 1 b
1 Z1 a
fig. 20.27
1
Dipendenza di
1 Z1 a interconnessione.
a &
c
a G1 b
2 c
b 1Z2
1
NOTA: 1 1 2
& S
a C1 a
b 1D & R
b
20.28a
a figg. 20.28a, b, c
& a
& S & C1 Dipendenza di comando:
a C1 b b
a. un solo ingresso di
b C2 & comando;
R c 1D
1,2D c b. due ingressi di comando;
c
c. un ingresso di comando
con un selettore dei dati.
20.28b
a
a 1,2D &
b 1,2D
c G1 b
& 2D
d C2
c
d C2
20.28c
Il secondo esempio ( fig. 20.28b) mostra una dipendenza multipla (regola 4), il latch di tipo D funziona solo
se entrambi i segnali a e b sono al livello logico 1.
Il terzo esempio ( fig. 20.28c) mostra un’interessante applicazione dei simboli del linguaggio.
L’ingresso c impone una dipendenza di AND sia al segnale a sia al segnale b, per quest’ultimo il segnale c
è complementato. L’ingresso d impone una dipendenza di COMANDO agli ingressi a e b. Se il numero
di identificazione (2) segue la prima indicazione (1) ciò significa che il comando ha una priorità inferiore;
se i numeri sono invece identici, le due funzioni logiche parziali sono legate fra loro da un operatore
logico OR (regola 5). Quest’ultima circostanza potrebbe essere evidenziata utilizzando il segno grafico
di connessione interna.
Dipendenza Set-Reset (S-R)

Questa notazione di dipendenza viene utilizzata per evidenziare l’effetto della combinazione di comandi
sulle linee di set e di reset in un elemento bistabile.
La figura 20.29 mostra le combinazioni possibili e la corrispondente tabella degli stati.
a S c a S1 1 c
b R d b R 1 d
1) 2)
a S 1 c a S1 1 c
fig. 20.29
b R1 1 d b R2 2 d
Dipendenza di Set-Reset.
3) 4)
1) 2) 3) 4)
a b c d c d c d c d
0 0 inv. inv. inv. inv.

0 1 0 1 0 1 0 1 0 1
1 0 1 0 1 0 1 0 1 0
1 1 n.v. 1 0 0 1 1 1
inv.: invariato, mantiene lo stato logico precedente
n.v.: stato logico non valido
Dipendenza di abilitazione (EN)

Questa notazione è utilizzata per identificare un ingresso che condiziona l’azione di altri ingressi o il com-
portamento di alcuni o di tutti i segnali di uscita.
Il suo comportamento è simile a quello della dipendenza MODE (M). Un esempio di applicazione è mo-
strato nella figura 20.30 a pagina seguente. Il dispositivo rappresentato controlla lo stato dell’uscita a 3
stati dei due dispositivi logici. Il segno grafico EN1 del blocco in alto condiziona lo stato del segnale di in-
gresso, oltre a quello del segnale di uscita. Il segno grafico interno, applicato in vicinanza della connessione
di uscita, aiuta a comprendere la natura del collegamento in uscita.
1
b
1
a EN1
d
fig. 20.30
c Dipendenza di abilitazione.
1 EN
se a = 0 , b è disabilitato e d=c
se a = 1 , c è disabilitato e d=b
Dipendenza di modo (M)

Viene utilizzata per indicare che in alcuni elementi logici il modo di operare di alcuni in-
gressi e alcune uscite dipende dal tipo di funzionamento dell’elemento. Quando l’ingresso
(o l’uscita) identificato con dipendenza M si trova al livello logico interno 1, gli ingressi
influenzati hanno per l’elemento logico l’effetto previsto normalmente, e le uscite assumono
il livello logico interno previsto. Con il livello logico 0, invece, gli ingressi non hanno più
effetto sugli ingressi influenzati e il numero di identificazione associato può essere ignorato.
Ricordiamo che se un ingresso o un’uscita influenzati presentano più numeri di identifica-
zione separati da una barra inclinata (/) si devono ignorare solo i numeri che si riferiscono
a una dipendenza di tipo M.
Se l’operazione descritta dalla dipendenza di modo non è di facile comprensione si può
aggiungere, se lo si ritiene utile, una tabella esplicativa.
Le figure 20.31a, b, c a pagina seguente mostrano alcuni esempi significativi.
Il primo esempio ( fig. 20.31a) mostra un circuito che può operare con quattro modalità di
funzionamento differenti. L’ingresso di tipo dinamico a condiziona per mezzo della moda-
lità C gli ingressi d, e, f dei tre D flip-flop (identificatore 4). La dipendenza M è associata ai
due ingressi, b e c, che quindi impongono all’elemento logico 4 differenti modi di operare.
Il modo 0 (b = 0, c = 0) fa sì che nessuno degli ingressi abbia effetto, per cui le uscite con-
servano il loro stato precedente.
Il modo 1 (b = 1, c = 0) fa sì che le uscite carichino, in parallelo all’impulso di clock a, il dato
presente agli ingressi d, e, f.
Il modo 2 (b = 0, c = 1) crea uno scorrimento con conseguente caricamento seriale del dato
presente all’ingresso d.
Il modo 3 (b = 1, c = 1) crea un conteggio con decremento di un’unità per ogni impulso di
clock.
Il secondo esempio ( fig. 20.31b) mostra come, attraverso un ingresso influenzante di moda-
lità M, sia possibile determinare la funzione logica di uscita. Quando l’ingresso a si porta
allo stato interno 1 attiva il modo 1, e l’uscita c assume lo stato interno 1 quando il contenu-
to del contatore CT è uguale a 15; se l’ingresso a si porta allo stato interno 0, l’uscita assume
lo stato interno 1 solo quando il contenuto del contatore CT è uguale a zero.
Il terzo esempio ( fig. 20.31c) si riferisce a un elemento logico che presenta in uscita differen-
ti funzioni logiche in funzione della modalità prescelta sugli ingressi influenzanti.
a C4/2 /3–
b 0
M 0
c 1 3
d 2,4D
e 1,4D
f 1,4D
20.31a
figg. 20.31a, b, c
Dipendenza di modo:
a. circuito che opera con 4
a M1 1CT = 15 c a c modalità differenti;
b. determinazione della
1CT = 0 0 se CT = 0 1
funzione di uscita;
1 se CT = 15 1 c. funzione logica determinata
dalla combinazione degli
20.31b ingressi a e b.
a 0 (2/3)4 e
M 0
b 1 3 0,4 f
c N4
2,4/3,5 g
d G5
20.31c
Nel modo 0 non è evidenziata nessuna notazione di dipendenza, per cui le tre uscite man-
tengono il loro stato logico interno.
Nel modo 1 risulta influenzata l’uscita il cui stato logico viene complementato se l’ingresso
c è a 1.
Nel modo 2 le uscite e, f, g vengono complementate se l’ingresso influenzante c è a 1.
Nel modo 3 le uscite e, f sono complementate se l’ingresso influenzante c è a 1, mentre l’u-
scita g è in relazione di AND con l’ingresso influenzante d.
Dipendenza di indirizzo (A)

La dipendenza di tipo A è usata tipicamente in quei dispositivi (per esempio memorie a
semiconduttore) nei quali è previsto che gli ingressi di comando permettano l’accesso ad
alcune sezioni di un elemento logico complesso composto da raggruppamenti di dispositivi
identici, e le cui uscite sono unite da un collegamento di OR o da un’altra funzione che deve
essere chiaramente indicata accanto al qualificatore dell’elemento logico.
Quando un ingresso di dipendenza A è allo stato interno 1, gli ingressi influenzati hanno,
sulla sezione selezionata, l’effetto normalmente previsto, e le uscite influenzate esercitano
la loro funzione sulla funzione di OR che, a sua volta, determina lo stato logico di uscita.
Quando un ingresso di dipendenza A è allo stato interno 0, gli ingressi della sezione sele-
zionata non hanno effetto sulla funzione dell’operatore selezionato e le uscite influenzate da
quest’ingresso non hanno effetto sulle uscite del raggruppamento.
La figura 20.32 mostra, come esempio di applicazione della notazione di dipendenza A, un raggruppa-
mento di due sezioni composte ciascuna di tre elementi bistabili di tipo D con ingresso di controllo comune.
a EN1
b EN2
c EN3
a A1 d C4
b A2
c A3
d C4 e 1,4D 1 >
_ 1
fig. 20.32
2,4D 2 g
e g
Dipendenza di indirizzo.
A,4D A
3,4D 3
f h
f 1,4D 1 >
_ 1
2,4D 2 h
3,4D 3
Segni grafici speciali

Un segno grafico interessante è il raggruppamento binario. Questo segno può essere utilmente usato
quando tutti gli ingressi influenzanti sono dello stesso tipo e i numeri di identificazione sono in sequenza.
Gli n ingressi del raggruppamento binario sono identificati da una sigla numerica che va da 0, attribuita
all’ingresso meno significativo, a n – 1, attribuita all’ingresso più significativo. Una parentesi graffa chiusa
racchiude queste notazioni, a loro volta siglate con la notazione di dipendenza e da un rapporto numerico.
Al numeratore si pone il valore inferiore del campo di variazione del numero binario applicato alle linee di
ingresso influenzanti, al denominatore il valore superiore. Le figure 20.33a, b danno esempi di applica-
zione del raggruppamento binario relativi ad alcuni tipi di decodificatore.
X/Y
0 A0
0 0 1 A1
A 0
1 1 2 A2
3
3 A3
figg. 20.33a, b
Uso dei raggruppamenti
20.33a binari:
a. generazione di un indirizzo
variabile da 0 a 3;
X/Y
b. generazione di un segnale
0 G7 variabile da 7 a 10.
0 7 1 G8
G 0
1 1 2 G9
10 3 G10
20.33b
20.5 ORDINAMENTO DELLE SIGLE DI IDENTIFICAZIONE

DEGLI INGRESSI E DELLE USCITE
In questo paragrafo diamo alcune regole di carattere generale per utilizzare siglature degli ingressi e delle
uscite più complete e così semplificare l’elemento logico.
1. Un ingresso influenzato non esercita alcuna azione sulla funzione dell’elemento logico se uno degli
ingressi influenzanti assume uno stato logico interno tale da disabilitarlo (fig. 20.34a).
2. Quando un ingresso esercita più influenze o più funzioni si può indicare un solo ingresso e utilizzare
più identificatori di dipendenza separandoli con una barra inclinata, oppure si può suddividere l’in-
gresso e identificare separatamente le varie funzioni (fig. 20.34b).
3. Gli identificatori possono anche essere raccolti a fattore comune utilizzando una tecnica algebrica. Per
esempio, un ingresso contrassegnato con la sigla 1D/2D può essere contrassegnato anche con la sigla
(1/2)D.
a EN1 se a = 0 e b = 0
b C2 c non ha alcun effetto
c 1,2D
20.34a
a /G1 a
G1
figg. 20.34a, b
a
& Etichette di ingresso:
a G2 a. disabilitazione di un segnale
b di ingresso;
b 2/C1
b. uso della barra per
C1 separare più identificatori.
a M1
a M1
b V2
b V2
c 1R
1R/1,2S
c 1,2S
20.34b
4. I simboli e le sigle di identificazione utilizzate per denominare le uscite influenzate devono essere indicati
secondo un ben preciso ordine di scrittura. L’ordine di lettura, da sinistra verso destra, stabilisce anche l’or-
dine di intervento delle varie influenze sull’uscita. Il primo segno grafico deve essere, se presente, il simbolo
di effetto ritardato, seguito dalle indicazioni riguardanti gli ingressi e le uscite influenzanti, seguiti dalle
sigle e dai simboli dell’eventuale influenza che l’uscita in oggetto esercita su altri ingressi e uscite. I simboli
di collettore o emettitore aperto o uscita a 3 stati devono essere posti accanto alla linea di connessione.
Le figure 20.35a, b mostrano alcuni esempi applicativi significativi all’interno del riquadro.
1/2 1 1
2 2 figg. 20.35a, b
Sequenza delle etichette di
20.35a
uscita:
a. esempio di identificazione
compatta;
_ b. l’ingresso 1 esercita più
M1 M1 1CT=9 influenze.
_
1CT=9/1CT=15 1CT=15
20.35b
20.6 ELEMENTI DI LOGICA COMBINATORIA
Il simbolo qualificatore che identifica il tipo di funzione logica che viene realizzato dal dispositivo logico
è posto in alto all’interno del riquadro.
Nella figura 20.36 sono mostrati tutte le sigle e i simboli utilizzabili per l’identificazione dei principali
elementi logici di tipo combinatorio. Tutti gli esempi proposti prevedono la presentazione comparata del
simbolo grafico del dispositivo logico secondo la vecchia e la nuova normativa.
Nella figura 20.37 a pagina seguente sono mostrati il vecchio e il nuovo simbolo grafico di alcune porte
logiche. Particolarmente interessante è l’esempio che si riferisce alla porta AOI: il vecchio simbolo non
fornisce infor mazioni sulla relazione esistente fra ingressi e/o uscite, mentre il nuovo simbolo indica
chiaramente quale sia la funzione logica che intercorre fra uscita e ingressi. La connessione interna fra
i blocchi logici di AND e di OR non è stata esplicitamente indicata, per cui si deduce che vi è una sola
linea di connessione. Anche la porta NAND a collettore aperto viene disegnata in modo più efficace con
le regole del la nuova norma.
Nella figura 20.38 a pagina seguente vengono proposti ulteriori esempi di applicazione delle notazioni
di dipendenza e del blocco di controllo. Il secondo esempio si riferisce al micrologico identificato dal
numero di serie 74S135 e nella figura vengono proposti due differenti simboli grafici per lo stesso di-
spositivo: il primo mostra che, attraverso la notazione di dipendenza di Negazione, è possibile ottenere
alternativamente la funzione logica OR-esclusivo o quella NOR-esclusivo. Il secondo simbolo ci informa
che l’uscita assumerà il livello logico 1 se un numero dispari di ingressi sarà al livello logico 1.
fig. 20.36
Elementi di logica combinatoria.
SEGNO GRAFICO SEGNO GRAFICO

> SEGNO GRAFICO = GENERALE GENERALE
_ 1 GENERALE
ELEMENTO DI IDENTITÀ 1
INVERTITORE
LOGICA USCITA A 1
OR SE E SOLO SE
TUTTI GLI INGRESSI USCITA A 0
HANNO LO SE L'INGRESSO
STESSO LIVELLO LOGICO ÈA1
SEGNO GRAFICO GENERALE

SEGNO GRAFICO
& SEGNO GRAFICO 2k+1 ELEMENTO DI GENERALE
GENERALE DISPARITÀ O 1 INVERTITORE
DI ADDIZIONE
MODULO 2 USCITA A 1
AND SE E SOLO SE USO DEL SIMBOLO
SONO A 1 DI POLARITÀ
UN NUMERO DISPARI LOGICA
DI INGRESSI
SEGNO GRAFICO SEGNO GRAFICO SEGNO GRAFICO

>
_ m GENERALE 2k GENERALE GENERALE
ELEMENTO A ELEMENTO DI PARITÀ ELEMENTO DI
SOGLIA LOGICA USCITA A 1 CONNESSIONE
USCITA A 1 SE E SOLO SE * DISTRIBUITA,
SE ALMENO m SONO A 1 FUNZIONE PUNTO,
O PIÙ INGRESSI UN NUMERO PARI FUNZIONE
SONO A 1 DI INGRESSI COLLEGAMENTO
SEGNO GRAFICO CONNESSIONE

=m GENERALE DI PIÙ ELEMENTI
SEGNO GRAFICO LOGICI IN MODO
=1 GENERALE DA REALIZZARE
ELEMENTO
"m e solo m" UNA FUNZIONE AND
USCITA A 1 E UNA FUNZIONE OR
OR-ESCLUSIVO
SE m INGRESSI
SONO A 1
SEGNO GRAFICO
> n/2 GENERALE SEGNO GRAFICO
GENERALE
ELEMENTO 1
DI MAGGIORANZA BUFFER
USCITA A 1
SE E SOLO SE GLI
SENZA USCITA
AMPLIFICATA
* VA SOSTITUITO
INGRESSI A 1 CON IL SIMBOLO
SONO IN MAGGIORANZA DISTINTIVO (&, >1)
A
1 &
2 12 1
13 2 12 NAND
13
74LS10
A
1 >
_ 1
2 12 1 NOR
13 2 12
13
74LS27
1
1A
13 8
fig. 20.37
9 1B 1Y 2 & >
_ 1 Dispositivi logici fondamentali.
10 1C 3
1D 6 AOI
4 AND-OR-INVERTER
2 5
3 2A
4 2B 6
5 2C 2Y
2D
74S51
A
1 * &
3 1 NAND
2 3 A COLLETTORE APERTO
2
74LS03
1 11 &
2 A X 11
1
3 B ESPANSORE
2 E
13 C 12 12
3
D X
13
7460
4 N2
=1 OR/NOR ESCLUSIVO
1 3
2 2 DOPPIO
1 5 7
2 1A 3 6
4 1B 1Y
5 C 7 fig. 20.38
6 2A 2Y
2B Esempi di applicazione
2k+1 dei simboli qualificatori
74S135 ELEMENTO
1 3 per un elemento logico
2 DI DISPARITÀ di tipo combinatorio.
4 DOPPIO CON UN
INGRESSO COMUNE
5 7
6
8 5 2k
9 A EVEN
8
10 B 6 GENERATORE/
9
11 C ODD 10
12 D 11 5 CONTROLLORE
13 E 12 DI POLARITÀ
1 F 13 6
2 G CON USCITE
1
4 H
2 COMPLEMENTARI
I
4
74LS280
La figura 20.39 fornisce altri esempi.
Il primo esempio si riferisce al micrologico 74180: un generatore di parità pari o dispari a
9 bit. Dalla tabella della verità deduciamo che il dispositivo utilizza otto linee di ingresso
per la parola da valutare, due ingressi che tengono conto di un’eventuale rilevazione di
parità effettuata su cifre meno significative di una parola con più di 8 bit e due linee di
uscita che contengono l’informazione sul tipo di polarità rilevata. Le funzioni di uscita
devono tener conto della rilevazione di parità effettuata sulla parola in esame (blocco
contrassegnato con 2k) e dell’eventuale informazione fornita agli ingressi di controllo.
Un’attenta analisi della tabella della verità permette di rilevare la funzione logica che re-
alizza la funzione assegnata. Si noti l’uso delle annotazioni poste fra le parentesi quadre,
che permette di migliorare la qualità del trasferimento dell’informazione.
Nel secondo e nel terzo esempio notiamo l’uso dei segni grafici di amplificazione e di
connessione a collettore aperto, che permettono di dettagliare in modo completo le carat-
teristiche dei due dispositivi.
Le figure 20.40a, b a pagina seguente mostrano il corretto posizionamento dei segni
grafici di qualificazione e l’uso corretto dei riquadri. Il dispositivo logico proposto è un
buffer invertitore con ingressi a due soglie, uscita a 3 stati e ingresso di abilitazione co-
mune a tutti gli invertitori. Queste informazioni sono tutte correttamente indicate dal
nuovo simbolo CEI.
GENERATORE/
CONTROLLORE
DI PARITÀ
G4 [ODD] O DISPARITÀ
8 A
9 G3 [EVEN]
10 B
11 C
12 D
13 E
F = INGRESSI USCITE
1 G 2k
2 H 8 4
9 2k EI OI EVEN ODD
3 EI EVEN 5 10 3
4 6 11 5 L H L H L
OI ODD 12 [EVEN] H H L L H
13 L L H L H
74180 1 3 = H L H H L
2 4 [ODD] 6 X H H L L
X L L H H
INVERTITORE CON
1 2 USCITA AMPLIFICATA
1 2
USCITA A CIRCUITO
7406 APERTO DI TIPO L
(COLLETTORE APERTO)
1
3 & NAND CON USCITA
2 1 3 AMPLIFICATA
2
74LS37
fig. 20.39
Esempi di applicazione dei simboli qualificatori per un elemento logico di tipo combinatorio.
1
EN
figg. 20.40a, b
2 18 Buffer unidirezionale
A1 Y1 invertente quadruplo:
4 16 2 18
A2 Y2 a. simbolo logico secondo la
6 14
A3 Y3 normativa standard ANSI;
8 12 4 16
A4 Y4 b. simbolo logico secondo la
normativa IEEE.
1 6 14
G
8 12
74LS240
20.40a 20.40b
ELEMENTO
* CON ISTERESI P-Q SOTTRATTORE
* SEGNO GRAFICO
DISTINTIVO DELLA
FUNZIONE DELL'ELE-
MENTO LOGICO
X/Y CONVERTITORE CPG

GENERATORE DI
DI CODICE
RIPORTO ANTICIPATO
CODIFICATORE (PROPAGATO
E GENERATO)
MUX MULTIPLEXER MOLTIPLICATORE

fig. 20.41
Elementi logici di tipo
combinatorio a MSI.
DX DEMULTIPLEXER COMP COMPARATORE

ARITMETICO
ELEMENTO LOGICO
SOMMATORE ALU ARITMETICO
Nella figura 20.41 sono mostrati tutte le sigle e i simboli utilizzabili per l’identificazione
di elementi logici funzionali di tipo combinatorio a MSI.
Nelle figure 20.42a, b, c a pagina seguente è proposto un micrologico di tipo aritmetico. Il
dispositivo è in grado di operare come sommatore completo e come sottrattore completo a
4 bit; la nuova norma permette, attraverso un’accorta attribuzione dei simboli qualificatori,
di descrivere in modo completo e univoco la funzione logica realizzata dall’elemento logico.
Σ
5 4
3 A1 S1 1
14 A2 S2 13 5
A3 S3 0
12 10 3
A4 S4 14 P 4
6 12 3 1
2 B1 6 Σ 13
B2 2 0 10
15
11 B3 15
B4 Q
11
3
7 9
C0 C4 7 9
CI CO figg. 20.42a, b, c:
74LS283 a. simbolo secondo la
20.42a 20.42b normativa standard ANSI;
b. sommatore completo
(simbolo IEEE);
P-Q c. sottrattore completo
(simbolo IEEE).
5 0
3
14 P 4
12 3 1
6 P-Q 13
2 0 10
15 Q
11
3
7 9
BI BO
20.42c
Nelle figure 20.43a, b è proposto un comparatore di maggioranza e minoranza. Si veda

la notazione utilizzata per il raggruppamento numerico degli ingressi.
Nelle figure 20.44a, b a pagina seguente è descritto il simbolo grafico di un multiplexer
a otto ingressi.
Un esempio di rappresentazione grafica di un elemento suddiviso in più unità identiche ma
controllate da segnali comuni è mostrato nelle figure 20.45a, b a pagina seguente. Vi sono
descritti due multiplexer che differiscono solo per il livello logico attivo del segnale di uscita.
Le figure 20.46a, b a pagina seguente mostrano il decodificatore/demultiplexer da 3 a
8 74LS138 nell’interpretazione della nuova simbologia. Osserviamo che la nuova norma
rende ben evidente la relazione di AND che esiste fra i segnali di abilitazione (G).
COMP
10 10
A0 0
12 12
13 A1 P
13
15 A2
15 3
9 A3 figg. 20.43a, b
11 B0 Comparatore:
14 B1
4 5 a. simbolo secondo la
B2 > P>Q
1 3 6 normativa standard ANSI;
B3 = P=Q
2 7 2 7 b. simbolo secondo la
3 A<B A<B < P<Q
6 normativa IEEE.
4 A=B A=B 5
A>B A>B
9
0
74LS85 11
14 Q
1 3
20.43a 20.43b
MUX
4 6
D0 W 7
3 EN
D1
2 5
D2 Y 11
1 0
D3 10 0
15 G
D4 9
14 2 7 figg. 20.44a, b
D5 Multiplexer a 8 ingressi:
13
D6 a. simbolo secondo la
12
D7 4 normativa standard ANSI;
0 b. simbolo secondo la
11 3
1 normativa IEEE.
A 2
10 2
B 1 5
9 3
C 15
7 4
G 14 6
5
13
74LS151 6
12
7
20.44a 20.44b
1 G1 1 G1
15 15 EN
EN
_ _
2 4 2 MUX 2 4 2 MUX
3 1A 1Y 1 3 1A 1Y 1 4
1B 4 1B
5 7 3 5 7 3 1
6 2A 2Y 1 6 2A 2Y
11 2B 9 11 2B 9 5
3A 3Y 5 3A 3Y
10 7 10 7
14 3B 12 14 3B 12 6
4A 4Y 6 4A 4Y
13 13
4B 4B 14
14
1 12 1 12
15 A/B 15 A/B 13
G 13 G
11 11
74LS157 9 74LS158 9
10 10
20.45a 20.45b
74LS157 74LS158
figg. 20.45a, b
Selettore dati quadruplo:
a. simbolo secondo la normativa standard ANSI;
b. simbolo secondo la normativa IEEE.
DX
1 15
A Y0
2 14 1
B Y1 0 0
3 13 2 15 figg. 20.46a, b
C Y2 G 0
12 3 7 14 Decodificatore da 3 a 8,
Y3 2 1 micrologico 74LS138:
11 13
Y4 2 a. simbolo secondo la
6 10 & 12 normativa standard ANSI;
G1 Y5 3
4 9 6 11 b. simbolo secondo la
G2A Y6 4
5 7 4 10 normativa IEEE.
G2B Y7 5
5 9
6
7
74LS138 7
20.46a 20.46b
Nelle figure 20.47a, b è descritto il simbolo grafico del decodificatore BCD-7 segmenti
74LS47. Per comprendere il significato dei segni grafici e delle sigle che sono stati introdotti
nel simbolo logico analizziamo il comportamento dell’elemento logico utilizzando la tabella
della verità. Le quattro linee di ingresso della cifra BCD da decodificare sono caratteriz- figg. 20.47a-d
zate da una cifra che ne indica il rispettivo peso: è così possibile dedurre quale sia la cifra Decodificatore BCD-7
segmenti, micrologico 74LS47:
binaria meno significativa e quella più significativa.
a. simbolo logico secondo la
La linea BI/RBO (pin 4) ha la caratteristica di essere attiva bassa, di essere bidirezionale e normativa standard ANSI;
di agire in OR con gli altri ingressi che influenzano l’uscita. Il suo stadio di uscita è caratte- b. display a 7 segmenti;
c. simbolo secondo la
rizzato da un’uscita a pullup passivo. L’influenza che quest’ingresso ha sul segnale di uscita normativa IEEE;
è data dalla notazione di dipendenza AND (G21). d. tabella della verità.
BIN/7 SEG
5
&
13
a 20,21
3 G21
12
b 20,21
CT=0
11
V20 c 20,21
7 13 7 10
1 1 A 12 a 1 d 20,21
2 2 B 11
4 C 1 e 20,21 9
6 10 2
8 D f b
4 9 g 2 15
5 BI/RBO E 15 4 f 20,21
3 RBI F 14
LT G 6 14
e c 8 g 20,21
d
74LS47
20.47a 20.47b 20.47c
74LS47 FUNCTION TABLE
FUNCTION INPUTS OUTPUTS
LT RBI DC B A BI/RBO a b c d e f g
0 H H L L L L H ON ON ON ON ON ON OFF
1 H X L L L H H OFF ON ON OFF OFF OFF OFF
2 H X L L H L H ON ON OFF ON ON OFF ON
3 H X L L H H H ON ON ON ON OFF OFF ON
4 H X L H L L H OFF ON ON OFF OFF ON ON
5 H X L H L H H ON OFF ON ON OFF ON ON
6 H X L H H L H OFF OFF ON ON ON ON ON
7 H X L H H H H ON ON ON OFF OFF OFF OFF
8 H X H L L L H ON ON ON ON ON ON ON
9 H X H L L H H ON ON ON OFF OFF ON ON
10 H X H L H L H OFF OFF OFF ON ON OFF ON
11 H X H L H H H OFF OFF ON ON OFF OFF ON
12 H X H H L L H OFF ON OFF OFF OFF ON ON
13 H X H H L H H ON OFF OFF ON OFF ON ON
14 H X H H H L H OFF OFF OFF ON ON ON ON
15 H X H H H H H OFF OFF OFF OFF OFF OFF OFF
BI X X X X X X L OFF OFF OFF OFF OFF OFF OFF
RBI H L L L L L L OFF OFF OFF OFF OFF OFF OFF
LT L X X X X X H ON ON ON ON ON ON ON
20.47d Nota H: livello logico alto L: livello logico basso X: irrilevante
L’ingresso RBI, attivo basso (pin 4) influenza invece le uscite solo se il valore in ingresso è uguale a 0 e l’in-
gresso LT (pin 3) è al livello logico alto. Si noti che sul blocco AND agiscono tre ingressi: due esterni, LT e
RBI, e una connessione interna indicante il dato nullo agli ingressi del codice BCD.
Se il segnale di LT è attivo, e cioè al livello logico basso, la notazione di dipendenza di OR fa sì che le uscite
denotate con il numero di identificazione 20 si portino al livello logico interno alto, e quindi, per effetto del
segno di polarità applicato sulla connessone di uscita, su questa si avrà un livello logico basso.
Lo stadio di uscita del componente è del tipo a collettore aperto e il transistor di pull-down presenta una
capacità di pilotaggio superiore a quella normale, com’è attestato dal simbolo di amplificazione posto ac-
canto al simbolo qualificatore.
Nella figura 20.48a è mostrato un generico codificatore X/Y la cui funzione logica è descritta dalla
tabella della verità (fig. 20.48b). Il simbolo grafico proposto permette di dedurre il comportamento del
dispositivo attraverso la corretta interpretazione dei simboli qualificatori di uscita.
TABELLA DELLA VERITÀ

INGRESSI USCITE
X/Y figg. 20.48a, b
c b a d e f g
a 1 2/3 d Convertitore di codice che
b 2 1/4/5 e 0 0 0 0 0 0 0 realizza la funzione logica
c 4 6 f 0 0 1 0 1 0 0 descritta dalla tabella della
3 g 0 1 0 1 0 0 0 verità:
0 1 1 1 0 0 1
0 1 0 0 a. simbolo logico;
1 0 0
1 0 1 0 1 0 0 b. tabella della verità.
1 1 0 0 0 1 0
1 1 1 0 0 0 0
20.48a 20.48b
Nessuna uscita è influenzata né dallo stato 0 né dallo stato 7, per cui le uscite in questo caso assumono lo
stato non attivo (il livello logico basso). Quando in ingresso è presente lo stato 1, solo l’uscita e è attiva.
Con lo stato di ingresso 2 si attiva l’uscita d, mentre con lo stato 3 si attivano sia l’uscita d sia la g. Le altre
combinazioni si possono ricavare proseguendo nel modo indicato.
La figura 20.49a rappresenta il micrologico 74LS42 che contiene un decodificatore BCD-decimale. La
tabella della verità che ne descrive la funzione logica (fig. 20.49b) può essere dedotta dai simboli qualifica-
tori di ingresso e di uscita utilizzando il metodo applicato al codificatore X/Y.
BCD/DEC INGRESSI USCITE

DCBA 0123456789
0 1
0000 0111111111
15 1 2 0001 1011111111
1
0010 1101111111
14 2 2 3
0011 1110111111
13 4 0100 1111011111 figg. 20.49a, b
4 3 Decodificatore BCD-decimale,
0101 1111101111
0 1 12 5 1111110111 micrologico 74LS42:
2 8 4 0110
1 3 0111 1111111011 a. simboli logici ANSI e IEEE;
2 5 6
15 A 3 4 1000 1111111101 b. tabella della verità.
14 B 4 5 7 1001 1111111110
13 6 6
C 5 1010 1111111111
12 D 6 7 9 1111111111
9 7 1011
7 10 1100 1111111111
8 8 10
9 11 1101 1111111111
9 11 1110 1111111111
74LS42 1111 1111111111
20.49a 20.49b
Le figure 20.50a, b rappresentano il micrologico 74LS147 che contiene un codificatore a priorità da 10
linee decimali a quattro linee BCD. I simboli qualificatori associati alle nove linee di ingresso ci informano
che se tutte le linee di ingresso sono non attive, cioè al livello logico alto, anche le uscite saranno non attive
e quindi, anch’esse, al livello logico alto.
HPRI/BCD
11 1
11 12 2
1
12 13 3 9 figg. 20.50a, b
2 0
13 1 4 7 Codificatore a priorità,
3 1
1 9 2 5 6 micrologico 74LS147:
4 A 2 a. simbolo secondo la
2 7 3 6 14
5 B 3 normativa standard ANSI;
3 6 4 7
6 C b. simbolo secondo la
4 14 5 8
7 D normativa IEEE.
5 10 9
8
10
9
74LS147 74LS147
20.50a 20.50b
20.7 ELEMENTI DI RITARDO, GENERATORI DI FORME

D’ONDA, ELEMENTI BISTABILI
La figura 20.51a mostra il simbolo generale dei dispositivi generatori di ritardo e la figura 20.51b una sua
tipica applicazione. Nella figura 20.52 a pagina seguente si possono vedere, corredati dei diagrammi esplicativi,
i simboli grafici descrittivi dei circuiti formatori d’onda, dei multivibratori monostabili, retriggerabili e no, e dei
multivibratori astabili.
La figura 20.53a a pagina seguente mostra il micrologico 74LS123 che contiene un circuito multivibratore
monostabile retriggerabile; il microcircuito può essere triggerato, utilizzando segnali di opposta polarità, e re-
settato in modo asincrono. Il blocco di AND evidenzia il legame logico che intercorre fra i due segnali. Il segno
grafico di isteresi sottolinea il comportamento a due soglie degli ingressi, e la connessione interna ci informa
che il segnale di ingresso dev’essere di tipo dinamico. Il simbolo qualificatore del dispositivo ci comunica che il
monostabile è del tipo retriggerabile. Osserviamo (fig. 20.53b a p. seg.) che l’indicazione di collegamento non
logico caratterizza la connessione riguardante gli elementi di temporizzazione (pin 14, 15).
t1 t2 elemento di ritardo
con indicazione
dei valori dei ritardi
20.51a
figg. 20.51a, b
Elementi logici di ritardo:
a a. simbolo grafico generale;
15 nS 5 nS b. simbolo grafico e
a b diagramma temporale.
20.51b b
15 ns 5 ns
a
MONOSTABILE
a b RIPRISTINABILE
b
a
MONOSTABILE
a 1 b NON
RIPRISTINABILE b
G
b ASTABILE b
!G a
ASTABILE CON
a b
SINCRONIZZAZIONE
DELLA PARTENZA b
G! ASTABILE CON a
a b SINCRONIZZAZIONE
DELL’ARRESTO
SULLA FINE b
DELLA CRESTA
!G! a
ASTABILE CON
a b SINCRONIZZAZIONE
DELL’ARRESTO
E DELLA PARTENZA b
fig. 20.52
Multivibratori monostabili e astabili.
14 14
CEXT CX
15 figg. 20.53a, b
RX/CX 13 Micrologico 74LS123,
multivibratore monostabile
15
REXT/CEXT retriggerabile:
1 a. simbolo secondo la
1 13
A Q 4 normativa standard ANSI;
B 2
3 4 normativa IEEE.
CLR Q
74LS123
3
R
20.53a 20.53b
Nella figura 20.54 possiamo vedere la rappresentazione simbolica di elementi bistabili del
tipo Set-Reset.
Nella figura 20.55 a pagina seguente sono descritti alcuni elementi bistabili caratterizzati
da un ingresso, qualificato con la sigla di dipendenza di comando C, che permette, unito
al qualificatore di uscita del ritardo, di definire in modo completo il comportamento degli
elementi bistabili.
Il primo esempio mostra un doppio D-latch con ingresso di comando della funzione di latch
in comune fra due elementi.
L’esempio al centro della figura si riferisce a un D flip-flop con ingressi di set e reset asin-
croni. Osserviamo che nel vecchio simbolo la natura asincrona degli ingressi del dispositivo
non è evidente e può essere dedotta solo dai fogli tecnici, mentre nella nuova simbologia
questa informazione è chiaramente espressa. L’ingresso D è influenzato dall’ingresso dina-
mico. L’azione degli ingressi S e R, invece, non è soggetta a nessun segnale influenzante.
Il terzo esempio si riferisce a un J-K flip-flop con ingressi sincroni e asincroni con effetto
ritardato in uscita.
ELEMENTO BISTABILE
I=0
TIPO S-R
S
CON STATO INIZIALE 0
I=1 ELEMENTO BISTABILE

TIPO S-R
S fig. 20.54
CON STATO INIZIALE 1
Elementi bistabili del tipo S-R.
NV ELEMENTO BISTABILE
TIPO S-R
S
CON CONSERVAZIONE
DI STATO
R
20.8 CONTATORI, REGISTRI A SCORRIMENTO,

MEMORIE A SEMICONDUTTORE
Nella figura 20.56 a pagina seguente sono mostrati i simboli qualificatori caratteristici dei
principali circuiti sequenziali.
Nella figura 20.57a a pagina 31 è proposto il micrologico 74LS91 che contiene un registro
a scorrimento SISO. Il dato di ingresso deve essere caricato attraverso una porta AND a
due ingressi. Il livello logico alto viene caricato solo se entrambi gli ingressi sono al livello
logico alto; quello basso viene caricato quando almeno un ingresso è al livello logico basso.
2 Q1 16
D1 1
3 Q1 15 6 10
D2 Q2 14 1D
6 Q2 10 4 11 ELEMENTO BISTABILE
D3 Q3 C1 TIPO D
Cm 11
7 Q3 9 9
D4 Q4 C2 DOPPIO
8 (TRASPARENT LATCH)
13 Q4 7 8
C12 2D
4
C34
74LS75
4 A
4 S ELEMENTO BISTABILE
2 5 TIPO D
D P Q 2 5
3 R 1D COMANDATO SULLA
Cm CLK 3 6 TRANSIZIONE POSITIVA
C 6 C1
Q DEL CLOCK
L 1 R (EDGE TRIGGERED)
74LS74
1
2 A 2 S ELEMENTO BISTABILE
4 7 4 7 TIPO J-K
J P Q 1J COMANDATO SULLA
5 R 5 6
Cm CLK C1 TRANSIZIONE POSITIVA
C DEL CLOCK CON EFFETTO
1 6 1 1K
K L Q DIFFERITO SULLE USCITE
74111 3 (PULSE TRIGGERED)
R
3 MASTER-SLAVE
fig. 20.55
Elementi bistabili del tipo S-R.
SRGm
REGISTRO DI
SCORRIMENTO
m: NUMERO DEGLI
STADI
CTRm CONTATORE
CON LUNGHEZZA
DI CICLO fig. 20.56
Elementi di logica
UGUALE A 2
sequenziale.
ALLA POTENZA m
(MODULO 2 ALLA
POTENZA m)
CTRDIVm CONTATORE
CON LUNGHEZZA
DI CICLO m
(CONTATORE
MODULO m)
SRG8
13
12 13 figg. 20.57a, b
A Q 9 Registro a scorrimento,
C1/
11 14 micrologico 74LS91:
B Q a. simbolo secondo la
11 14 normativa standard ANSI;
9 &
CLK 12 1D b. simbolo secondo la
normativa IEEE.
74LS91 74LS91
20.57a 20.57b
Il dato di ingresso viene acquisito solo quando viene fornita la transizione attiva al segnale di clock (C1), e
contemporaneamente si ha uno scorrimento dei dati memorizzati di un bit verso destra (fig. 20.57b).
Il numero di stadi che costituisce il registro è indicato nel simbolo qualificatore del segno grafico.
Il simbolo logico proposto nella figura 20.58a descrive il micrologico 4035, che contiene un registro di
scorrimento multifunzionale. Il segno grafico è formato da un blocco di controllo e da quattro moduli. Il
primo modulo è controllato da un ingresso di tipo D e da 2 ingressi di tipo J-K; gli altri tre moduli sono
invece controllati solo dall’ingresso di tipo D. L’elemento logico funziona in due modi differenti. Il modo 0
(pin 7) agisce sugli ingressi di tipo D (pin 9, 10, 11, 12) dei quattro stadi permettendo il caricamento paral-
lelo degli elementi sequenziali che avviene in modo sincrono con il segnale di clock (pin 6).
La caratteristica sincrona è dedotta dall’indice di dipendenza 2 che contrassegna il segnale di clock (fig.
20.58b). Il segnale di uscita è complementato quando l’ingresso influenzante (pin 2) contrassegnato con N3
è attivo. Quando viene selezionato il modo di funzionamento 1, il segnale di clock opera come ingresso di
SRG4
7
M0
M1
6 C2/1
9 Q0 1 2
P0 N3
10 Q1 15
P1
11 Q2 14 5
P2 R
12 Q3 13 figg. 20.58a, b
P3
Registro a scorrimento,
6 micrologico 4035:
CLK
_
7 a. simbolo secondo la
P/S
J 1,2J
K_
2 3 1 normativa IEEE.
T/C 1,2K 3
5
RST _
9 1,2D
4035
10 _ 15
1,2D 3
11 14
12 13
20.58a 20.58b
scorrimento verso destra e il dato caricato dal primo stadio del registro è impostato dagli ingressi dipenden-
ti J e K (pin 4 e 3). L’ingresso R (pin 5) influenza le uscite portandole al livello logico 0.
Nella figura 20.59a è mostrato il simbolo logico che descrive un contatore binario modulo 16 Kbit. Il
contatore è controllato da un ingresso di clock in incremento e da un ingresso che, quando viene attivato,
porta tutte le uscite al livello logico basso. Le uscite multiple del contatore sono raggruppate con una paren-
tesi graffa e identificate con una sigla di riferimento (fig. 20.59b). Il numero binario generato dal contatore
viene chiaramente identificato contrassegnando le cifre meno e più significative.
CTR14
10 9
CLK Q1
7 9
Q4 0
11 5 10 7
RST Q5 + 3
4 5 figg. 20.59a, b
Q6 4 Contatore binario, micrologico
6 11 4
Q7 CT = 0 4020:
13 6
Q8 a. simbolo secondo la
12 13
Q9 normativa standard ANSI;
Q10 14 CT 12 b. simbolo secondo la
Q11 15 14 normativa IEEE.
Q12 1 15
Q13 2 1
Q14 3 2
3
13
4020
20.59a 20.59b
Il micrologico 74LS192 (fig. 20.60a) presenta due ingressi di tipo dinamico sensibili alla transizione positi-
va. I due ingressi sono rispettivamente influenzati da un ingresso influenzante di dipendenza di AND (G1 e
G2). L’ingresso contrassegnato con la sigla C3 (pin 11) permette di caricare il contatore in modo asincrono
(non esiste dipendenza dai segnali di clock) con il dato presente agli ingressi di tipo D (pin 15, 1, 10, 9).
CTRDIV10
14 R
5
2+ 12
1CT = 9
G1
15 3 4
A QA
1 2 13 figg. 20.60a, b
B QB 1– 2CT = 0
10 6 Contatore BCD up/down
C QC
9 7 G2 presettabile, micrologico
D QD
74LS192:
5 12 11 a. simbolo secondo la
UP CO C3
DN BO
LOAD
14 normativa IEEE.
CLR
15 3D 3
74LS192
1 2
10 6
9 7
20.60a 20.60b
L’ingresso R (pin 14) porta le uscite del contatore al livello logico 0 ( fig. 20.60b). Le uscite di riporto (pin
12 e 13) si attivano entrambe quando viene attivato l’ingresso influenzante contrassegnato con C3 (pin 11),
oppure quando il contatore contiene un dato nullo se conta in decremento (pin 13) o contiene un 9 se conta
in incremento (pin 12).
In conclusione, il micrologico è un contatore BCD che conta in avanti e indietro, presettabile e con due
uscite per la propagazione del conteggio (in incremento e in decremento).
Il micrologico 74LS191 (fig. 20.61a) possiede un ingresso di abilitazione (pin 4) EN1 che influenza l’ingres-
so dinamico di conteggio. Il contatore può funzionare sia in incremento sia in decremento, come appare
dal contrassegno applicato agli ingressi di clock. La scelta del modo di funzionamento dipende dall’ingresso
contrassegnato con la sigla di dipendenza di modo (pin 5). Esistono due uscite di riporto: un’uscita (pin 12)
si porta al livello logico attivo quando il contatore conta in decremento (indice di dipendenza 2) e il suo
contenuto è nullo, oppure quando il contatore conta in incremento (indice di dipendenza 3) e il suo conte-
nuto è pari a 15; l’altro (pin 13) si porta allo stesso livello logico dell’uscita precedente (pin 12) se è abilitato
l’ingresso influenzante EN1 e si è avuta una transizione positiva all’ingresso di clock (G4).
Il simbolo mette in evidenza il ritardo della commutazione in uscita. Alcuni segnali sono stati documentati
con l’aggiunta di un commento fra parentesi quadre (fig. 20.61b).
CTR4
4
EN1
5 12
M2[DOWN] 2(CT = 0)Z6
M3[UP] 3(CT = 15)Z6
15 3
1 A QA 2 14 13
B QB 1,2–/1,3+ 6,4,1 figg. 20.61a, b
10 6 Contatore up/down,
9 C QC 7
D QD G4 micrologico 74LS191:
13
14 RCO 11 a. simbolo secondo la
CLK C5[LOAD] normativa standard ANSI;
4
5 G_ b. simbolo secondo la
11 D/U
LOAD normativa IEEE.
12
MX/MN 15 3
5D [1] +_
74LS191 1 2
[2]
10 6
[3]
9 7
[4]
20.61a 20.61b
Nella figura 20.62a a pagina seguente viene proposto il simbolo logico del contatore BCD, in avanti, preset-
tabile e resettabile, 74LS90. Il simbolo grafico è composto da due riquadri, che rappresentano le due sezioni,
un divisore per 2 e un divisore per 5, in cui è suddiviso l’elemento logico, e da un blocco di controllo. Ogni
sezione è controllata da un ingresso dinamico attivo su una transizione negativa. Il segno “+” indica che si
tratta di un contatore in avanti. Poiché non esiste nessun qualificatore di dipendenza, i segnali di controllo non
sono condizionati dal segnale di clock; ne deduciamo che agiscono sui segnali di uscita in modo asincrono.
I segnali di ingresso che agiscono sui pin 2 e 3 sono legati da un operatore logico AND o, come indicato dal
qualificatore R, portano tutte le uscite al livello logico basso (fig. 20.62b). I segnali di ingresso che agiscono sui
pin 6 e 7 sono legati da un operatore logico AND e, come è indicato dai due qualificatori R6 e S7, portano le
uscite contrassegnate con il numero 6 al livello logico basso, e quelle contrassegnate con il 7 al livello logico alto.
Nella figura 20.63 sono mostrati i qualificatori caratteristici utilizzati per le memorie a semiconduttori.
L’asterisco può essere sostituito con l’indicazione del numero di indirizzi e di bit, per esempio: 1k rappre-
senta 1024.
2
CTR
3 & R
6
14 QA 12 7 & R6/S7
A
1 QB 9 figg. 20.62a, b
B
8 Contatore BCD up resettabile
QC
11 presettabile, micrologico
QD 74LS90:
2 14 12
R0(1) + DIV2 7 a. simbolo secondo la
3 normativa standard ANSI;
R0(2)
6 DIV5 b. simbolo secondo la
R9(1)
7 9 normativa IEEE.
R9(2) 6 0
1 8
+ 6
11
74LS90 7 2
7490
20.62a 20.62a
ROM*
MEMORIA
A SOLA LETTURA
PROM*
MEMORIA
A SOLA LETTURA
PROGRAMMABILE
fig. 20.63
Qualificatori per
l’identificazione delle memorie
RAM* a semiconduttore.
MEMORIA
AD ACCESSO CASUALE
MEMORIA
A SCRITTURA/LETTURA
CAM*
MEMORIA
INDIRIZZABILE
PER IL CONTENUTO
Le figure 20.64a, b mostrano il simbolo logico della memoria a semiconduttore EPROM 2732.
La norma internazionale IEEE/IEC prevede anche alcuni simboli e sigle grafiche che non sono ancora
stati recepiti dalla normativa italiana.
La figura 20.65 mostra alcuni di questi segni grafici.
EPROM 4096x8
8 9 8
A0 O0 0
7 10 7
A1 O1
6 11 6 A 9
A2 O2
5 13 5 A 10
A3 O3
4 14 4 A 11
A4 O4
3 15 3 0 A 13
A5 O5 A ____
2 16 2 A 14
A6 O6 4095
1 17 1 A 15
A7 O7 figg. 20.64a, b
23 23 A 16
A8 Memoria EPROM 2732:
22 22 A 17
A9 a. simbolo secondo la
19 19
A10 normativa standard ANSI;
21 21 11
A11 b. simbolo secondo la
__
18 normativa IEEE.
18 CE
20 __
OE/VPP
&
2732 EN
20
2732
20.64a 20.64b
INGRESSO
PER SEGNALI
ANALOGICI
FIFO
fig. 20.65
Simboli logici previsti dalla
MEMORIA
normativa internazionale
FIRST IN - FIRST OUT IEEE/IEC.
CPG
LOOK-AHEAD
CARRY GENERATOR
¢ PER SAPERNE DI PIÙ
Confronto fra due schemi identici ma redatti con i vecchi o con i nuovi simboli
Lo schema della tavola 1 rappresenta un contatore decimale a una cifra ed è identico a quello proposto
nella tavola 16.1 (Mod. E, cap. 16 del testo), e qui riprodotto nella tavola 2, che utilizzava i simboli grafici
proposti nella normativa standard ANSI. Le connessioni elettriche non sono cambiate per cui entrambi gli
schemi, per questo aspetto, forniscono le stesse informazioni.
Per quanto riguarda, invece, l’analisi del circuito, lo schema elettrico della tavola 1, redatto con i nuovi
simboli, contiene tutte le informazioni necessarie per comprendere il funzionamento degli elementi logici
utilizzati e le interconnessioni che sono state realizzate.
Lo schema proposto nella tavola 1, invece, obbliga chi non conosce a priori il significato delle sigle di iden-
tificazione utilizzate, e le relazioni logiche esistenti fra le uscite e gli ingressi, a consultare la documentazione
tecnica specifica (data sheet, note applicative).
+5V +5V
R1 R2 U1A
1
SW1 3
&
COUNT 2
4
6
&
5
U1B
U3
74LS48
+5V BIN/7 SEG
R3
n.c. 4
+5V DS1
2 R4-R10
CTR FND500 o eq.
3 & R 5 330ohm
&
SW2 13 7
a 20,21 A
6 3 G21 6
B
RESET 7 & R6/S7 12 4
b 20,21 C
CT=0 2
D
11 1
V20 c 20,21 E
9
F
14 12 7 10 10
+ DIV2 7 1 d 20,21 G
DIV5 1 9 5
2 e 20,21 PD
9
6 0
1 8 2 15
+ 6 4 f 20,21 CM CM
2 11
7 6 14
8 g 20,21 3 8
U2
7490
N. SIGLA +5V GND
U1 74LS00 14 7
U2 74LS90 5 10 Title
U3 74LS48 16 8 CONTATORE DECIMALE AD UNA CIFRA
Size Document Number Rev

A TAV. 20.1 A
Date: Sunday, June 01, 2003 Sheet 1 of 1
Tavola 20.1
Contatore decimale a una cifra: schema redatto con i nuovi simboli IEEE.

MODULO G
Tavola 2
+5V
R1 U1A
R4-R10
DS1
74LS00 330ohm
U2 U3 FND500
1
3 14 12 7 13 7
SW1 A QA 1 A a
2 1 9 1 12 6
B QB 2 B b
COUNT +5V 8 2 11 4
QC 4 C c
11 6 10 2
QD 8 D d
2 4 9 1
R0(1) BI/RBO E e
R2 3 5 15 9
R0(2) RBI F f
4 6 3 14 10
R9(1) LT G g
GND 6 7
R9(2)
5 5
74LS48 pd
GND 74LS90
U1B comune
+5V
74LS00
+5V

3 8
R3
Interpretazione del progetto attraverso

GND
SW2
RESET
GND
CAP 20
Contatore decimale a una cifra: schema redatto con i simboli grafici ANSI.
N. SIGLA +5V GND
U1 74LS00 14 7
U2 74LS90 5 10
U3 74LS48 16 8
Title
Contatore decimale a una cifra
Size Document Number Rev

A TAV. 20.2
Date: Sunday, June 01, 2003 Sheet 1 of 1
Simboli logici secondo la nuova normativa CEI

37
VERIFICHE
1 Nella figura sono mostrati i simboli grafici, secondo la normativa commerciale standard e quella nuova, dei seguenti micrologici:
7493, 7495, 74194. Descrivi il funzionamento di ciascun dispositivo deducendolo dal nuovo simbolo logico. Confronta le tue
deduzioni con quelle fornite dal costruttore nella documentazione tecnica.
2 CTR
3 & R 9 SRG4
0 0
10 1 M __
3
11
14 QA 12 C4
1 A
B QB 9
QC 8 2
SR
1 /2
QD 11 14 12 3
A
15
QA 14 1
2 + DIV2 4 R
3 R0(1) B QB 13
R0(2) 5
DIV8 6 C QC 12
0 9 7 D QD
1 + 8 SL
74LS93 11 2
2 11 1,4D 15
9 CLK
10 S0 3 3,4D
1 S1
7493 CLR 4 3,4D 14 Simboli logici dei micrologici:
74LS194 5 3,4D 13 7493, 7495, 74194.
SRG4
6 2,4D
9 12
6 & C1 7
1 3,4D
2 SER 13
A QA
3 QB 12 8 & C2 74LS194
4 B 11
C QC
5 QD 10
D
6 1 1D 13
9 MODE 2
CLK1-L 2D
8
CLK2-R 3 12
2D
74LS95 4 11
5 10
7495
2 Disegna, utilizzando la nuova normativa, i simboli logici dei seguenti micrologici : 4029, 4514, 4515, 4528, 4040.
3 Quali sono i qualificatori che vengono utilizzati per caratterizzare le connessioni interne?
4 A che cosa serve un ingresso contrassegnato con la sigla EN?
5 Qual è la forma tipica di un generico blocco logico secondo la normativa IEEE?
6 Qual è la funzione di un blocco di controllo?
7 Quando si utilizza la dipendenza di modo (M)?
8 Disegna il simbolo di una porta logica NAND a collettore aperto.
VERIFICHE
9 Ridisegna il circuito della figura, redatto con i simboli logici ANSI, utilizzando i corrispondenti simboli IEEE. Se non disponi della
libreria CAD con i simboli aggiornati, cercali nei data sheet scaricabili dal sito Internet. Spiega il funzionamento del circuito
aiutandoti con l’interpretazione dei simboli grafici e le informazioni contenute nel capitolo.
TNR
R1 U2 U3
U1A
120k 14 12 14 12
A QA A QA
1 2 1 9 1 9
B QB B QB
8 8
QC QC
R2 11 11
QD QD
33k 74LS14 2 2
R0(1) R0(1)
3 3
R0(2) R0(2)
6 6
R9(1) R9(1)
7 7
R9(2) R9(2)
GND
GND 74LS90 GND 74LS90
+5V
R3
10k U4
6 7
1C0 1Y CLOCK
5
1C1
4
1C2
S1 3
1C3
FAST
10 9
2C0 2Y
11
2C1
+5V 12
2C2
GND 13
2C3
+5V
14
A
2
B
1
1G
R4 15
2G
10k
GND 74LS153
+5V GND
S2
SLOW
U1 74LS14 14 7
U2,U3 74LS90 5 10
U4 74LS153 16 8
GND
FAST SLOW CLOCK
OFF OFF 1 Hz
OFF ON 10 Hz
ON OFF 100 Hz
ON ON 1 Hz
Circuito logico disegnato utilizzando i simboli logici ANSI.

Simboli Logici Secondo La Nuova Normativa Cei: 20.1 Concetti Generali

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Simboli Logici Secondo La Nuova Normativa Cei: 20.1 Concetti Generali

Titolo originale:

Caricato da

Copyright:

CAP 20 SIMBOLI LOGICI SECONDO LA NUOVA

20.1 CONCETTI GENERALI

Per rappresentare un dispositivo logico, la nuova simbologia utilizza la struttura di riferi-

La norma prevede l’uso di tre tipi di riquadri:

20.2a 20.2b 20.2c

Se il numero di connessioni non è univocamente determinabile, è opportuno utilizzare i segni grafici di

20.3 SEGNI GRAFICI DISTINTIVI PER LE LINEE DI INGRESSO

Negazione logica, indicazione di polarità, entrata dinamica

SCAMBIA IL SEGNALE OUT IN

Segni grafici e simboli interni ai riquadri

USCITA m1 RAGGRUPPAMENTO ELEMENTO

USCITA ELEMENTO ELEMENTO

20.4 TIPI DI DIPENDENZA

TIPO DI SIMBOLO DESCRIZIONE EFFETTO SULL'INGRESSO O USCITA INFLUENZATI

ABILITAZIONE EN INGRESSO DI CONTROLLO AZIONE PERMESSA AZIONE DELL'USCITA

AND G RELAZIONE BOOLEANA AZIONE PERMESSA STATO LOGICO INTERNO 0

COMANDO C INGRESSO CADENZATO AZIONE PERMESSA AZIONE BLOCCATA

INDIRIZZO A INGRESSI DI UNA MEMORIA INGRESSO SELEZIONATO INGRESSO NON SELEZIONATO

INTERCONNES- Z INGRESSO O USCITA IMPONE LO STATO LOGICO 1 IMPONE LO STATO LOGICO 0

MODO M SELEZIONA IL MODO MODO SELEZIONATO MODO NON SELEZIONATO

OR V RELAZIONE BOOLEANA IMPONE LO STATO LOGICO 1 AZIONE PERMESSA

RESET R ELEMENTO BISTABILE S-R STATO DELL'USCITA NON MODIFICA LO STATO

SET S ELEMENTO BISTABILE S-R STATO DELL'USCITA NON MODIFICA LO STATO

Dipendenza AND (G)

Dipendenza di negazione (N)

Dipendenza di interconnessione (Z)

Dipendenza di comando (C)

Dipendenza Set-Reset (S-R)

0 0 inv. inv. inv. inv.

Dipendenza di abilitazione (EN)

Dipendenza di modo (M)

Dipendenza di indirizzo (A)

Segni grafici speciali

20.5 ORDINAMENTO DELLE SIGLE DI IDENTIFICAZIONE

SEGNO GRAFICO SEGNO GRAFICO

SEGNO GRAFICO GENERALE

SEGNO GRAFICO SEGNO GRAFICO SEGNO GRAFICO

SEGNO GRAFICO CONNESSIONE

X/Y CONVERTITORE CPG

MUX MULTIPLEXER MOLTIPLICATORE

DX DEMULTIPLEXER COMP COMPARATORE

Nelle figure 20.43a, b è proposto un comparatore di maggioranza e minoranza. Si veda

74LS47 FUNCTION TABLE

FUNCTION INPUTS OUTPUTS

20.47d Nota H: livello logico alto L: livello logico basso X: irrilevante

TABELLA DELLA VERITÀ

BCD/DEC INGRESSI USCITE

20.7 ELEMENTI DI RITARDO, GENERATORI DI FORME

I=1 ELEMENTO BISTABILE

20.8 CONTATORI, REGISTRI A SCORRIMENTO,

+5V BIN/7 SEG

N. SIGLA +5V GND

Size Document Number Rev

Date: Sunday, June 01, 2003 Sheet 1 of 1

l'analisi dello schema elettronico

Interpretazione del progetto attraverso

Size Document Number Rev

Date: Sunday, June 01, 2003 Sheet 1 of 1

Simboli logici secondo la nuova normativa CEI

4 A che cosa serve un ingresso contrassegnato con la sigla EN?

5 Qual è la forma tipica di un generico blocco logico secondo la normativa IEEE?

6 Qual è la funzione di un blocco di controllo?

7 Quando si utilizza la dipendenza di modo (M)?

8 Disegna il simbolo di una porta logica NAND a collettore aperto.

FAST SLOW CLOCK