Sia Vdd=2.5V, COUT=5pF, L2minCOX = 2.3 fF e si considerino i transitori esauriti al
90% dell’escursione di tensione. Si assumano per i MOSFET i seguenti parametri tecnologici.
Parametro Mn Mp VT0 0.4 [V] -0.4 [V] β' 300 [µA/V2] 120 [µA/V2] γ 0 [V1/2] 0 [V1/2] -1 λ 0 [V ] 0 [V-1] Analizzare l’invertitore IOUT separatamente dal resto del circuito e rispondere alle seguenti domande: 1) Dimensionare l’invertitore IOUT, determinandone i valori specifici di Sn ed Sp affinché sia simmetrico e tf = tr = 200ps. Valutarne la soglia logica. Considerando una tecnologia con Lmin=0.18µm definire anche i valori di lunghezza e larghezza dei singoli transistori che meglio realizzano i fattori di forma calcolati. (8)
Studiare ora la rete antecedente l’invertitore IOUT e costituita dalla cascata di N
invertitori 2) Dimensionare il buffer CMOS in modo tale da minimizzare il ritardo complessivo. Definire il numero N ottimale di stadi per pilotare l’invertitore IOUT ed i dimensionamenti dei singoli stadi ( fornire Sn ed Sp per ogni stadio). A tale scopo si utilizzino le seguenti ipotesi:
• Stadi dimensionati tali che tpH->L = tpL->H.
• Ogni stadio vede solo lo stadio successivo come carico.
• Stadio I1 a dimensionamento minimo.
• Considerare CGS0=0.
• L’ultimo stadio vede l’invertitore IOUT come carico. (10)
Figura
2
3) Con riferimento al circuito di figura 2, rappresentare qualitativamente
l’andamento delle tensioni sui vari nodi e specificare il tipo di circuito realizzato. (6) 4) Determinare la frequenza di oscillazione e la potenza dinamica dissipata dal circuito realizzato al punto precedente utilizzando invertitori simmetrici a dimensionamento minimo. Nel calcolo del tempo di commutazione considerare il tempo di propagazione come la media tra il tempo di salita ed il tempo di discesa ed ipotizzare che gli stadi siano disaccoppiati (ogni inverter commuta solo alla fine della commutazione precedente). (8)
