ESAME DI ELETTRONICA

MODULO - DIGITALE
06/07/2011

 
Figura  1  

Sia Vdd=2.5V, COUT=75fF e si considerino i transitori esauriti al 90% dell’escursione

di tensione. Si assumano per i MOSFET i seguenti parametri tecnologici.

Parametro Mn Mp
VT0 0.4 [V] -0.4 [V]
β' 300 [µA/V2] 100 [µA/V2]
γ 0 [V1/2] 0 [V1/2]
λ 0 [V-1] 0 [V-1]

1) Determinare la funzione logica realizzata al nodo OUT e valutare il valore di

tensione raggiunto dal nodo OUT per ogni configurazione degli ingressi. (6)
2) Dimensionare tutti i transistori nMOS in maniera tale che il tempo di discesa
sia sempre pari a 100ps. (6)
3) Modificare il circuito in modo tale da implementare la funzione logica XNOR.
Utilizzare solo i 4 nMOS usati nel circuito di figura 1. (4)
  
Figura  2

4) Aggiungendo il circuito di level restorer si ottiene lo schema mostrato in

figura 2. Considerando la transizione A=1 B=0 -> A=1 B=1, descrivere il
transitorio di salita del nodo OUT (relativamente al circuito di figura 2)
scrivendo le equazioni differenziali e gli estremi di integrazione. Esplicitare le
regioni di funzionamento dei transistori. Si ipotizzi che l’invertitore CMOS sia
ideale, cioè caratterizzato da swing logico ottimale e commutazioni istantanee.
(8)
5) Sempre con riferimento al circuito di figura 2 e considerando i transistori
nMOS aventi fattore di forma Sn1=Sn2=Sn3=Sn4=1, valutare il massimo valore
del fattore di forma Sp che permetta il corretto funzionamento del circuito, nel
caso peggiore. Specificare la transizione degli ingressi che caratterizza il caso
peggiore. Si ipotizzi l’invertitore CMOS ideale come al punto 4. (8)