7 - Conversores Digital-Analógico e Analógico-Digital

7.1- Conversores D/A: função de transferência

7.2- Esquema de princípio
7.3- Rede R-2R
7.4- DAC não ideal
7.5- Conversores A/D
7.6- Métodos de conversão
7.7- Conversor paralelo ou ´flash´
7.8- Conversor de aproximações sucessivas
7.9- Conversor em escada
7.10- Conversor de dupla rampa
7.11- Conversão tensão/frequência
7.12- ADC não ideal

7 1
7.1 - Conversores D/A: função de transferência

A função de transferência ideal de um conversor digital-analógico tem a seguinte

representação:

Tensão
(saída)
~ F.S.

Q
(LSB)

1 Código
(entrada)

FS - Full Scale LSB - Least Significant Bit

FS
Passo de quantificação - Q =
2n
n - nº de bits do conversor

O passo de quantificação corresponde ao incremento da tensão de saída do DAC entre

duas codificações consecutivas.
O valor de Q define a resolução do conversor e varia na razão inversa do número de bits
do conversor.

Exemplo: Um DAC unipolar com um valor final de escala de 5 Volt e com um número de
FS 5
bits n=8 tem um valor de passo de quantificação igual a Q = n
= ≈ 20 mV .
2 256

7 2
 7.2 - Esquema de princípio

V
Ref R´

I +Vcc
a n-1 R MSB
-
a n-2 2R X1 V
0
+
n-1
a 2 R -Vcc
0 a i = "0" - interruptor aberto
LSB ai = "1" - interruptor fechado

MSB - Most Significant Bit LSB - Least Significant Bit

Considerando válidas as aproximações relativas ao AMPOP ideal, o valor da corrente I é

dado por:

VRe f VRe f V
I= a n −1 + a n − 2 +.....+ n −Re1 f a 0 =
R 2R 2 R
V  a n −1 a a 
= Re f  0 + n −1 2 +.....+ n 0−1  =
R  2 2 2 
n −1
VRe f a
=
R
∑2 i
n −1− i
i =0

R′ n −1
a
Vo = − R ' I = - VRe f ∑ n −i1− i =
R i= 0 2

R′ n −1
a 2R ′
=-2 VRe f ∑ n i− i = − V D
R i= 0 2 R Re f

a 0 + a1 2 + ..... + a n− 1 2 n −1
sendo D = (0 ≤ D ≤ 1- 2 -n )
2n
D representa o valor decimal normalizado do número binário a converter pelo DAC.

Ao valor D=1 corresponde à tensão final de escala do DAC (FS - “Full Scale”).

7 3
 Sendo FS=-2R´Vref/R, a tensão de saída do DAC é dada por: Vo=FSxD.

Resolução=2-nxFS (1 LSB)

O valor máximo do módulo da tensão de saída fica 1 LSB abaixo da tensão de final de
escala.
Desvantagens deste tipo de montagem:

- resistência de carga da fonte (Vref) variável em função da palavra binária de entrada;

- valor das resistências variável em função do peso binário do bit associado;

- número de resistências limitado pelos desvios das características do AMPOP em

relação ao caso ideal.

7.3 - Rede R-2R

Para ultrapassar as desvantagens referidas anteriormente utiliza-se a seguinte montagem:

I R
V R R R
Ref

2R 2R 2R 2R +Vcc

-
0 1 0 1 0 1 X1 V
0
+

-Vcc
a a a
n-1 n-2 0
MSB LSB

Ainda que o número de resistências seja superior apenas são necessários dois valores
diferentes de resistências na relação de 1:2.
Analisando a rede R-2R, a seguir representada, para o caso de n=3 tem-se:

7 4
 VRe f VRe f VRe f
I n −1 = I n− 2 = I n− 3 =
2R 4R 8R
R R
V
Ref

2R 2R 2R 2R

I I I
n-1 n-2 n-3

n=3
No caso geral, tem-se:
VRe f VRe f V
I= a n −1 + a n − 2 +.....+ nRe f a 0 =
2R 4R 2 R
V  a n −1 a a 
= Re f  0 + n −1 2 +.....+ n 0−1  =
2R  2 2 2 
n −1
VRe f a i 2i
=
R
∑ n
i =0 2
n −1
ai 2i
Vo = − RI = - VRe f ∑ =
i= 0 2n
= - VRe f D

a 0 + a1 2 + ..... + a n− 1 2 n −1
sendo, como anteriormente, D = n
(0 ≤ D ≤ 1- 2 -n ) .
2
Este método apresenta as seguintes vantagens:
- utiliza apenas dois valores diferentes de resistência na relação de 1:2;
- a resistência vista da fonte (Vref) não depende da palavra binária de entrada;
- a corrente nas resistências é a mesma quer o bit associado seja “0” ou “1”.

Existem dois tipos diferentes de DAC´s no que diz respeito à variável de saída:

D D

DAC DAC
Vo Io
V Ref V Ref

7 5
DAC com saída em tensão DAC com saída em corrente
Vo=KDVRef Io=KDVRef /R

7.4 - DAC não ideal

.Erro de linearidade

Este valor corresponde ao máximo desvio entre a função de transferência real e a recta
ideal que une os pontos extremos. Exprime-se em percentagem do valor final de escala ( %F.S. )
ou em nº de "bits" menos significativos (LSB).

.Não Linearidade Diferencial

Este valor corresponde ao máximo desvio entre um passo de quantificação real e o seu
valor ideal : 2-n*F.S.

.Monotonia
Esta característica está relacionada com o incremento da tensão de saída entre dois
códigos de entrada consecutivos. Para que exista monotonia basta que a não linearidade
diferencial não exceda 1 LSB em módulo.

7 6
.Precisão
Este valor caracteriza o desvio máximo entre os valores de saída analógica reais e ideais.
Uma flutuação na tensão de referência, Eref ,afecta a precisão mas não afecta a linearidade.

.Erro de ganho
Este valor corresponde ao desvio relativo entre os declives das rectas associadas à função
de transferência ideal e real, traçada com base nos pontos extremos ou no método dos mínimos
quadrados.

“Glitch” - está associado ao atrasos de comutação de ON para OFF e vice-versa para

os diferentes bit’s de um DAC .

7.5 - Conversores Analógicos - Digitais (ADC)

7 7
 Erro de quantificação = Vin b g Q
− Vin
bV g
in Q − valor quantificado da tensão de entrada

bV g
in Q
FH
= Q * round Vin Q IK
round () − arredondamento inteiro à unidade

O passo de quantificação Q corresponde ao intervalo de tensão de saída entre dois

estados de quantificação sucessivos. Este valor corresponde em termos do final de escala à
resolução relativa do ADC que vale 2-n x FS (n - número de bit's do conversor).
Tendo em conta os tempos de conversão e ritmo de variação do sinal de entrada para que
a frequência máxima de utilização do ADC não fique comprometida deve ser utilizado um
retentor de amostras ("Sample - Hold").

- MSB
- (1) X2 ADC :
X1 + LSB
V
IN (2)
+

Comando de amostragem: F>2f Max

F - Frequência de amostragem ( "Sample" )

7 8
 f Max - Frequência máxima do sinal de entrada

( 1 ) - "Hold"
( 2 ) - "Sample"

Para minimizar a descarga do condensador durante o período "Hold" devem ser utilizados
Ampops com valores reduzidos de correntes de polarização.

Configuração de um retentor de amostras com malha de realimentação (cancelamento de erros

de “offset”):

D R
G
Q
+Vcc 2
S
- +Vcc
D S
X1 +
VI + X2
-Vcc G -
Q C
1 -Vcc

MODO “SAMPLE” (Amostragem) - Q1 “ON” , Q2 “OFF”

MODO “HOLD” (Retenção) - Q1 “OFF” , Q2 “ON” *

∗ Tem por objectivo manter o AMPOP A1 na zona linear de funcionamento minimizando desse
modo os tempos de estabelecimento e aquisição.

Tempo de Aquisição :
Intervalo de tempo entre o comando "Sample" e a actualização do valor de saída do ADC
de acordo com o sinal de entrada . Este tempo é determinado basicamente pelo "Slew Rate" do
AMPOP.
Valores típicos - 10µs....100ns

Atraso de abertura :
Intervalo de tempo entre o comando "Hold" e a abertura "completa" do interruptor.
Valores típicos - 100ns

7 9
 7.6 - Métodos de conversão
. Integradores: boa imunidade ao ruído (Ex: conversão tensão-frequência,
conversão tensão-tempo de dupla rampa).
.Não integradores: maior rapidez de conversão (Ex: conversor em escada,
conversor de aproximações sucessivas).

7.7 - Conversor Paralelo ou "Flash"

É o tipo de conversor mais rápido e é constituído essencialmente por divisores resistivos e
comparadores.

V IN
Relógio
Referência

3/2 R

VR N -

+
R

VR N-1 -

+
R

..
.. "LATCH" ..
.. .. ..
.. + ..
.. .. ..
.. ..
.. .. Descodificador
.. ..
.. ..
..

VR 1 -

+
R

VR0 -

+
R/2

n
2-1 Comparadores

Apresenta como desvantagem o elevado número de comparadores que são necessários. A

rapidez de conversão permite a sua utilização para sinais de frequência até 100GHz (ex : sinais
de video).

7 10
 Tensões de Comparação :

 3 
VR0 = Vnref , VR1 = 3VR0 , .......... , VR N =  1 − n + 1  VRe f
2 +1  2 

N = 2n - 2

7.8 - Conversor de Aproximações Sucessivas

RELÓGIO
LÓGICA DE
CONTROLO

n BIT --- D

+ -
V IN VREF
DAC
D VREF

Neste método é feita uma pesquisa binária da combinação de n bits que mais se aproxima
da tensão de entrada VIN . O valor da saída D corresponde à fracção da tensão de entrada ,
VIN, relativamente à tensão de final de escala do DAC .
Inicialmente, o registo de aproximações sucessivas é colocado a zeros sendo efectuado de
seguida o ensaio do MSB . Se a tensão de saída do DAC excede VIN este bit é colocado a zero
e ensaiado o bit seguinte . O processo é repetido, ao ritmo do sinal de relógio , até ser
seleccionado o LSB .

EX : Admitindo que é efectuada uma pesquisa por grupos de 4 bit ( código BCD ) a
sequência de pesquisa para cada algarismo é a seguinte :

7 11
 Admitindo que se tem VIN = 2.328 V e que se tem um DAC de 3 dígitos BCD a sequência
de tensões geradas é a seguinte :

8.00 - 4.00 - 2.00 - 3.00

2.80 - 2.40 - 2.20 - 2.30
2.38 - 2.34 - 2.32 - 2.33

Vlido = 2.33 V
Erro = 2 mV < 1 LSB (10 mV)

1
Nº de tentativas = 12 ⇒ Tempo de conversão ≥ 12. TRe l = 12.
FRe l

Este método é sensível ao ruído pelo que necessita de sistema de filtragem. A precisão do
conversor depende do DAC, do comparador e da tensão de referência.

Valores típicos :

7 12
 Precisão - 10-3....10-4
Relógio - 1 MHz
Tempo/Bit - 1 µs

7.9 - Conversor em Escada

Este método é muito semelhante ao anterior embora utilize um algoritmo de pesquisa mais
rudimentar. Deste modo, a lógica de controlo tem menor complexidade podendo ser
implementada com um “simples” contador “up-down”. A pesquisa é feita sequencialmente,
sendo o tempo de conversão maior.

" UP " RELÓGIO

CONTADOR
"UP - DOWN"
" DOWN "

n BIT --- D

+ -
V IN VREF
DAC
D VREF

Por cada impulso do sinal de relógio o contador é incrementado ou decrementado

consoante VIN é maior ou menor que D*UREF , respectivamente .
EX : Admitindo que é efectuada uma pesquisa por grupos de 4 bit ( Código BCD ) a
sequência de pesquisa para cada algarismo é a seguinte :

7 13
 START 0
1
2
3
4
5
6
7
8
9

Admitindo que se tem VIN= 1,86 (V) e que se tem um DAC de 2 dígitos BCD a sequência
de tensões geradas é a seguinte:
0,1 .
0,2 .
0,3 1,9 Erro = 40 mV < 1 LSB (100mV)
. .
. .
. .

1
Nº de tentativas = 19 ⇒ Tempo de conversão ≥ 19. TRe l = 19.
FRe l

7.10 - Conversor de dupla rampa

7 14
 S R C
Vi (t)
+
A1 -
(1) (2)
- A2 +
VREF Vo (t)
+ A3
-

S
FF R

FS Reset
"Display" Relógio
Contador

A1 - Seguidor de tensão (“buffer”)

A2 - Integrador
A3 - Comparador ( Tensão de referência = 0 V )

Admitindo que inicialmente se tem:

Comutador S na posição (1)

Condensador C descarregado vc(0) = 0
Contador a zero
“Display” bloqueado

1 t
RC ∫0 i
v o (t) = − v ( t ) dt

Supondo vi(t) = constante = VIN > 0, vem:

1
v o (t) = − V t rampa descendente
RC IN

7 15
 Durante esta fase o contador é incrementado por cada impulso de relógio e quando atinge
o limite de contagem - NFS= 2n envia um impulso que coloca o comutador S na posição (2).
O tempo de integração de VIN é fixo e vale:

T = N FS f = 2 n TREL

n - Número de “bits” do contador

TREL - Período do sinal de relógio

1
v0 ( T) = − VIN T
RC

com o comutador na posição (2) e admitindo que VIN e VREF têm polaridades opostas,
temos:

()
v0 t ' = v 0 (T) −
1
RC
VREF t ' 1
VREF.< 0 rampa ascendente

Quando atinge a tensão nula o comparador, o conteúdo do contador - N é transferido

para o “display”, faz-se o “reset” do contador e inicia-se novo ciclo de integração da tensão de
entrada colocando S na posição (1)

1
Considera-se t ’=0 no instante em que S comuta para (2).

7 16
 Determinação do valor de N - contagem transferida para o “display” no instante t=
T + τ (t’ = τ):

1 1
VREF. τ = VINT
RC RC
VIN
τ= T
VREF
τ N τ V
= ⇔ N = NFS = N FS IN
T NFS T VREF.

O resultado não é alterado se vi (t) for variável no intervalo de tempo de integração desde
que o seu valor médio seja VIN, ou seja:

1
∫ v ( t)dt
TT i
N = N FS
VREF.

Faz-se notar que o resultado não depende de R, nem de C nem de f, sendo apenas
necessário que os valores destes parâmetros permaneçam invariáveis durante o período de
medida (T+τ). Por estes motivos a precisão da medida depende apenas da precisão da tensão
de referência.
Este método elimina todas as tensões parasitas que se sobrepõem ao sinal vi(t) desde que
o seu valor médio durante o período T seja nulo. Devemos para o efeito utilizar um período T
que seja múltiplo do período do ruído que se pretende anular. É usual utilizar valores de T
múltiplos de 20 (ms) uma vez que deste modo se elimina o ruído parasita proveniente dos 50 Hz
da rede de distribuição. A desvantagem principal que se pode referir neste método é o elevado
tempo de conversão.

7 17
 Valores típicos :
Precisão - 10-4....10-6
Ritmo - 10 … 30 S/s

7.11 - Conversão tensão frequência

A utilização de um conversor tensão-frequência conjuntamente com um frequencímetro
permite realizar um ADC.
Vc (t)

C
V IN R1
-
Vo (t)
A1 -

VIN>0 + A2
R2
+

Mono - Estável
S

V REF

Freq.

"Display"

A1 - Integrador / somador
A2 - Comparador

Vamos admitir que inicialmente a tensão vco é positiva e que o interruptor S está aberto.
Nestas condições, teremos:

1 t
R1 C ∫0 i
v o (t ) = − v ( t )dt + v co (vco > 0)

7 18
 Quando vo (t) atinge o valor 0 (V) - tensão de referência do comparador - o mono-estável
gera um impulso de duração τ que fecha o interruptor S. Nesta fase o condensador carrega-se,
sendo:

1  VREF. VIN  '

vo ( t ' ) =  − t
C  R 2 R1 

t’ - tempo contado a partir do “disparo” do mono-estável (S fechado).

τ - duração do impulso gerado pelo mono-estável

Cálculo da frequência f = 1/T:

1  VREF. VIN  1 1
 −  τ = VIN (T − τ)
C  R2 R1  C R1
VREF. 1  τ 1 T τ 
τ = VIN  + − 
R2 C  R1 C R1C R1C 
VREF. 1 R1C
T= τ
R 2 C VIN
1  R 2 1 1 
f = =  VIN
T  R1 τ VREF. 


7 19
 O valor de f é independente de C, dependendo do valor de τ, R2 / R1 e da tensão de
referência.
Trata-se de um método integrador correspondendo a medida de tensão ao valor da
frequência do sinal de saída do mono-estável.

Valor típico de precisão - 10-3

7.12 – ADC/S&H não ideais

As definições que caracterizam um ADC são em tudo idênticas às já referidas para o DAC
trocando a variável de entrada com a de saída.
Graficamente, temos:

7 20
 Tempo de aquisição - corresponde ao tempo necessário para o retentor de amostras,
amostrar e reter o valor de uma tensão de entrada com uma exactidão pré-definida.

Tempo de conversão - este tempo corresponde ao tempo necessário para uma

conversão completa do ADC.

Linearidade diferencial - corresponde à variação das tensões analógicas entre códigos

adjacentes.

Ritmo de “queda”- corresponde ao ritmo de variação da tensão no retentor de amostras

no estado Hold. Quando se utiliza um retentor de amostras antes do ADC este ritmo deve ser,
no máximo 0,1 LSB, durante o tempo de conversão.

Linearidade - corresponde ao desvio entre a recta do conversor e a recta ideal Este

parâmetro condiciona a exactidão do conversor. Usualmente este erro é menor que ± 1/2 LSB.

Monotonia - relaciona a evolução da entrada e da saída de um conversor. Um

comportamento monótono de um conversor A/D implica que um erro de não linearidade integral
inferior a 1/2 LSB.

7 21
 Resultados de simulação numérica
Sinal: x(t)=-1:2/1024:1 (rampa)
ADC de 4 “bits”, FS=2 V, DNL=0, Z=0, S=0
Erro integral de não linearidade (INL=-4;0;+4)

ERRO DE CONVERSÃO

7 22
 Sinal: x(t)=-1:2/1024:1 (rampa)
ADC de 4 “bits”, FS=2 V, DNL=0, INL=0, Z=0
Erro de ganho (S=-4;0;+4)

ERRO DE CONVERSÃO

7 23
 Sinal: x(t)=-1:2/1024:1 (rampa)
ADC de 4 “bits”, FS=2 V, DNL=0, INL=0, S=0
Erro de tensão de base – “offset” (Z=-4;0;4)

CARACTERÍSTICA DO ADC
10

Có 2
dig
o 0

-2

-4

-6

-8
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Amplitude do Sinal (V)

ERRO
ERRODE
DEQUANTIFICAÇÃO
CONVERSÃO (Z=4)
0.5

-0.5

-1

Err-1.5
o
(L -2
SB
) -2.5

-3

-3.5

-4

-4.5
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Amplitude do Sinal (V)

7 24
 Sinal: x(t)=-1:2/1024:1 (rampa)
ADC de 4 “bits”, FS=2 V, INL=0, Z=0; S=0
Erro diferencial de não-linearidade – DNL=1.5

CARACTERÍSTICA DO ADC
10

Có 2
dig
o 0

-2

-4

-6

-8
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Amplitude do Sinal (V)

ERRO
ERRODEDE
QUANTIFICAÇÃO
CONVERSÃO (DNL=1.5)
1.5

0.5

Erro
(LSB) -0.5

-1

-1.5

-2
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Amplitude do Sinal (V)

7 25
 Quadro resumo de características dos ADC’s:

7 26