Sei sulla pagina 1di 1

ESAME DI ELETTRONICA

MODULO - DIGITALE
22/06/2011

 
Sia Vdd=2.5V, COUT=100fF, L2minCOX = 1.5 fF e si considerino i transitori esauriti al
90% dell’escursione di tensione. Si assumano per i MOSFET i seguenti parametri
tecnologici.

Parametro Mn Mp
VT0 0.4 [V] -0.5 [V]
2
β' 300 [µA/V ] 150 [µA/V2]
γ 0 [V1/2] 0 [V1/2]
-1
λ 0 [V ] 0 [V-1]
Si risponda alle seguenti domande considerando un segnale di clock con DC=80%:
1) Determinare la funzione logica realizzata al nodo OUT in forma negata. (6)
2) Determinare il tempo di propagazione tp della cella dinamica valutando solo i
casi migliori (ricordare la definizione di tempo di propagazione) (6)
3) Determinare la massima frequenza di clock che permette sia la corretta scarica
nel 50% del periodo di evaluation, sia la corretta precarica. Considerare le
configurazioni di caso peggiore. (8)
4) Dimensionare l’invertitore CMOS posto in cascata alla cella dinamica in
modo tale che abbia swing logico ottimale e che presenti verso le celle a
monte, una capacità di carico pari a 100fF. (6)
5) Valutare l’effetto delle correnti di leakage sul nodo OUT. Per fare ciò
considerare i transistori spenti come delle resistenze di valore 2GΩ/Sn e quelli
attivi come delle resistenze trascurabili. Si supponga inoltre che la tensione
iniziale sul nodo OUT sia pari a Vdd. Graficare l’andamento della tensione sul
nodo OUT in funzione del tempo, nel caso peggiore. (6)