Sumário

Arquitetura de Computadores
w Conceitos básicos
w Organização da CPU
w Execução das Instruções
w RISC x CISC
AULA 3 – Organização de Sistemas de w Paralelismo - Instruções (Pipeline)
Computadores w Paralelismo - Processador
Processadores
Prof. Edilberto M. Silva

Edilberto M. Silva - Arquitetura de Computadores 2/21

Introdução Organização
w Caminho de Dados
w O processador é responsável pela realização das
operações de processamento (os cálculos w Registrador-memória

matemáticos etc.) e de controle, durante a w Registrador-registrador

execução de um programa.
Buscar Inst.è Interpretar è Executar Operação
w Células sucessivas na MP
w Barramento

Edilberto M. Silva - Arquitetura de Computadores 3/21 Edilberto M. Silva - Arquitetura de Computadores 4/21

Execução de Instruções (ciclo) Funções da UCP

Processamento
1) buscar uma instrução na memória w Processamento (tarefas comuns)
(operação de leitura) è IR Início
n operações aritméticas (somar, subtrair, multiplicar, dividir);
2) Atualiza PC
n operações lógicas (and, or, xor, etc);
3) interpretar que operação a instrução Buscar a próxima
instrução n movimentação de dados (memória - UCP, UCP - memória, registrador -
está explicitando (soma, registrador etc);
multiplicação, I/O) Interpretar a instrução n desvios (alteração de seqüência de execução de instruções);
4) Determina o endereço da palavra (decodificar)
n operações de entrada ou saída.
armazenada
5) Busca e armazenamento (registrador) Executar a instrução w Dispositivos
da palavra n Unidade Aritmética e Lógica (UAL);
6) Execução e retorno para próxima n Acumulador (ACC);
Término
instrução n Registradores.

Edilberto M. Silva - Arquitetura de Computadores 5/21 Edilberto M. Silva - Arquitetura de Computadores 6/21

1
 Funções da UCP UCP - Esquema simplificado
Controle Barramento
w Controle (tarefas comuns) UCP de dados

n atividades de busca RDM

MP
n interpretação e controle da execução das instruções UAL ACC
n controle da ação de componentes (memória, entrada/saída). Registradores CI(PC) REM
Barramento
w Dispositivos de endereços
n unidade de controle (UC);
n Decodificador; Dados/
Endereço
IR
n Registrador de Instrução (RI) Relógio Controle
n Contador de Instrução (CI) ou PC “Program Counter”;
Decodificador
n relógio ou "clock"; UC de instruções Barramento
n registradores de endereço de memória (REM) e de dados da de controle
memória (RDM).
Edilberto M. Silva - Arquitetura de Computadores 7/21 Edilberto M. Silva - Arquitetura de Computadores 8/21

Unidade Aritmética e Lógica Registradores

UAL
w Dispositivo da UCP que executa realmente as w Dado ou Resultado - armazenados em um
operações matemáticas com os dados. registrador (memória da UCP)
n soma, multiplicação, subtração e divisão; n Reutilização ou transferência para MP

n Op. lógica AND, OR e XOR; Dado/Resultado è UAL

n deslocamentos à direita e à esquerda; w ACC - ligação da UAL com os outros
n incremento e decremento; dispositivos da UCP
n op complemento.

Edilberto M. Silva - Arquitetura de Computadores 9/21 Edilberto M. Silva - Arquitetura de Computadores 10/21

A influência do tamanho da A influência do tamanho da palavra

palavra Exemplo
w Sejam os valores A = 3A25 e B = 172C
w Capacidade de processamento (ciclo de l Inteiros, sem sinal e com 16 bits de tamanho cada
instrução) Sistema 1 ( Intel 8080/8085) Sistema 2 ( Intel 8086)
palavra 8 bits; MP 64K com palavra de 16 bits; MP 1M células com
w Determina o tamanho dos elementos ligados à células de 8 bits cada uma células de 8 bits cada uma
área de processamento, entre estes, a UAL. 8 bits
UCP
16 bits
UCP

w Acarreta diferenças fundamentais de MP MP

3A 3A
desempenho da UCP 25 + 2C (1º)
3A + 17 (2º)
8 bits
25 3A25 + 172C
(1º)
16 bits
25
ACC 17 ACC 17
2C 2C
UAL UAL
8 bits 16 bits

Edilberto M. Silva - Arquitetura de Computadores 11/21 Edilberto M. Silva - Arquitetura de Computadores 12/21

2
 Funções de Controle Funções de Controle
w Unidade de Controle (UC) w Registrador de Instrução – RI
n É o dispositivo mais complexo da UCP. n armazenar a instrução a ser executada pela UCP
n Movimentação de dados e instruções de/e para a
n emite o sinal de controle que acarretará a realização
UCP
de um ciclo de leitura
n Controla a ação da UAL.
w Relógio w Program Counter
n Gerador de pulsos (ciclo) n armazenar o endereço da próxima instrução a ser
n Define freqüência (velocidade da UCP) executada.

Edilberto M. Silva - Arquitetura de Computadores 13/21 Edilberto M. Silva - Arquitetura de Computadores 14/21

Funções de Controle CISC x RISC

w Decodificador de Instrução w CISC - Complex Instruction Set Computer

n Compatibilidade com máquinas + antigas
n Identificar as operações a serem realizadas, que
n Incorporação da tecnologia RISC (núcleo)
estão correlacionadas à instrução em execução
w RISC - Reduced Complex Instruction Set Computer
w RDM – Registrador de Dados da Memória
n Conjunto menor de instruções
REM – Registrador de Endereço da Memória
n Execução otimizada de chamada de funções
n Comunicação e transferências de informações entre n Menor quantidade de modos de endereçamento
a UCP e a MP
n Alta produtividade de pipelining

Edilberto M. Silva - Arquitetura de Computadores 15/21 Edilberto M. Silva - Arquitetura de Computadores 16/21

Paralelismo no Paralelismo no
Nível de Instrução Nível de Instrução (Pipeline)

w Pipeline 6 7 8 9 10 11 A C D
Tempo
n Consiste em dividir o ciclo de instrução em estágios B 4 pessoas
30 40 20 30 40 20 30 40 20 30 40 20
T
independentes que podem se superpor uns aos outros no a
Lavar 30’
r A
tempo. e
Secar 40’
f
a B
s
Dobrar 20’
C
s
e
q D

w Lavanderia sequencial leva 6 horas para terminar

w Se eles conhecessem computação, quanto tempo levaria?

Edilberto M. Silva - Arquitetura de Computadores 17/21 Edilberto M. Silva - Arquitetura de Computadores 18/21

3
 Paralelismo no
Lavanderia com Pipeline Nível de Processador
6 7 8 9
w Pipelining não melhora a ® Computadores Matriciais
Tempo
latência de uma única n Processador Matricial - Vários processadores iguais / mesma
tarefa, mas melhora o sequência
30 40 40 40 40 20
T throughput do trabalho n Processador Vetorial – Vários processadores e Uma única UAL
a A todo
r w Multiprocessadores
e w Taxa de inserção de
B
f
a tarefas é limitada pela w Multicomputadores
s
C tarefa mais lenta
s w Existem múltiplas
e D tarefas sendo executadas
q
em um dado instante
w Lavanderia com pipelining leva 3.5 horas !!!

Edilberto M. Silva - Arquitetura de Computadores 19/21 Edilberto M. Silva - Arquitetura de Computadores 20/21

FIM

Edilberto M. Silva - Arquitetura de Computadores 21/21