1

Facultad de Ingeniería, Diseño e Innovación,

NombresInstitución Universitaria Politécnico Grancolombiano
integrantes
Diseño de una memoria RAM
(septiembre de 2020)
Bogotá, Colombia

Resumen - Diseño de los elementos de control de

lectura/escritura de una memoria RAM

I. INTRODUCCIÓN

s e desea diseñar el sistema de control de lectura y escritura

de una memoria RAM de 32 filas x 32 columnas, donde cada
dato es de 4 bits. Para la primera entrega deberá presentar una
propuesta de diseño de tres circuitos combinables en Logisim.

II. DESARROLLO PRIMER PUNTO

xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxx

xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxx.xxxxxxxxxxxxxxxxxxxxzxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxx

xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxx.

Xxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE


Documento entregado el 21 de septiembre de 2020
 2

xxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
 xxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxE
 xxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
 xxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxE
 xxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
IMAGEN xxxxxxxxxxxxxxxxxxE
Fig. 1. xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE

IAGEN
Fig. 2 xxxxxxxxxxxxxxxxxxxxxxxxxxx. IMAGEN
Fig. 3. cxxxxxxxxxxxxxxxxxxxx.

III. DESARROLLO SEGUNDO PUNTO

IMAGEN
Fig. 4. xxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
TABLA I
IMAGEN
Fig. 5 xxxxxxxxxxxxx

IV. DESARROLLO TERCER PUNTO

 3

xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxE
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx REFERENCIAS
xxxxxxxxxxxxxxxxxxE [1] W. electronica, "Decodificador bcd a 7 segmentos",
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx Wilaebaelectronica.blogspot.com, 2017. [Online]. Disponible:
xxxxxxxxxxxxxxxxxxE https://wilaebaelectronica.blogspot.com/2017/01/decodificador-bcd-a-7-
segmentos.html. [Accedido: 20- Sep- 2020].
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx [2] MAPAS DE KARNAUGH", Dma.fi.upm.es. [Online]. Disponible:
xxxxxxxxxxxxxxxxxxE http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/w
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx eb/karnaugh/metodokar.htm. [Accedido: 20- Sep- 2020].
[3] T. Floyd, Fundamentos de sistemas digitales, 9a ed. Madrid: Pearson
xxxxxxxxxxxxxxxxxxE Educación, 2016, pp. 200-269.

xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxxxE