Puertas lógicas básicas – Implementación física

Resumen—El objetivo principal de este laboratorio es llevar Retraso de propagación: es el promedio de la demora en el
al cableado los conocimientos básicos de las compuertas lógicas, tiempo de transición para que un cambio en la señal de entrada
reconocer sus características físicas y verificar su funcionamiento produzca un cambio en la señal de salida.
en los circuitos.

I. INTRODUCCION
En este laboratorio se permitirá conocer aspectos
importantes al momento de implementar físicamente las
compuertas lógicas en el circuito, las cuales en simulación no
son notables.
Para comenzar, los CI digitales se clasifican en dos grupos,
las “familias lógicas”:
[1] TTL: Hecho con transistores BJT y diodos schottky, Fig. 1. Tiempos de propagacion
esto hace que necesiten más corriente para excitarse que el
CMOS. Estos circuitos permiten un voltaje de alimentación 5 tp es el promedio de tpHL y tpLH, donde tpHL es el tiempo
volts, con un Vmin de 4,75 v y un Vmax: 5,25 v. La velocidad entre el cambio de la entrada y el correspondiente cambio en
de transmisión entre los estados lógicos es su mejor ventaja, la salida cuando la salida cambia de ALTO a BAJO y tpLH es
ciertamente esta característica le hacer aumentar su consumo. e cuando la salida cambia de BAJO a ALTO.

Su compuerta básica es la NAND. [2] Fan-In y Fan-Out: Fan-In se asocia directamente al número
de entradas a una puerta lógica, la imagen a continuación
 TTL estándar muestra una puerta Fan-In = 3 AND. Cuanto más alto es el
 L: TTL de baja potencia Fan-In de una puerta, más lento es.
 S: TTL shoottky
 LS: TTL shoottky de baja potencia
 AS: TTL shoottky avanzada
 H: TTL de alta velocidad
 ALS: TTL shoottky de baja potencia avanzada Fig. 2. Ejemplo de fan-in

[1] CMOS: Hecho con MOSFETs por lo cual necesita una Fan-Out es el número máximo de entradas digitales que puede
cantidad mínima de corriente para excitar su entrada. Su alimentar la salida de una sola puerta sin degradar los valores
principal característica consiste en la utilización conjunta de lógicos.
transistores de tipo pMOS y tipo nMOS configurados de tal a. En este caso la salida de la compuerta de manejo se
forma que, en estado de reposo, el consumo de energía es comporta como una fuente de corriente para cada una de las
únicamente el debido a las corrientes parásitas, colocado entradas de las compuertas de carga.
obviamente en la placa base.
Los circuitos CMOS en cambio, permiten un rango de
alimentación mayor, de 2 a 6 volts para las series HC y AC, y
de 3 a 15 volts para las series 4000 y 74CXX. Sin embargo,
existen dos series CMOS, la HCT y la ACT, que han sido
diseñadas para ser compatibles con los circuitos TTL y por lo
tanto requieren una alimentación de +5 volts.
Su compuerta básica es la NOR
 HC: Alta velocidad CMOS
 HCT: Alta velocidad, lógica compatible con los
niveles bipolares. (a) (b)
 AC: Advanced CMOS. Fig. 3. Explicacion .(a) salida fuente – (b) salida denaje
 ACQ: Advanced CMOS with Quiet outputs.
 FC: Fast CMOS b. En este caso la salida de la compuerta de manelo se
 AHC: CMOS de alta velocidad avanzada. comporta como un drenaje de corriente para cada una de las
Tiempo de transición: Es el tiempo que un circuito lógico entrdas de las compuertas de carga.
tarda en cambiar su salida de un estado a otro. Esto se debe,
debido a que las salidas requieren tiempo para cargar las Donde:
capacitancias parasitas de sus conexiones y la de los
componentes conectados. I_OH: corriente de salida cuando alta
I_IH: corriente de entrada cuando alta
I_OL: corriente de salida cuando baja
I_IL: corriente de entrada cuando baja

Estos parámetros se encuentran en la hoja de datos. Dado que

estos valores suelen ser diferentes para los estados bajo y alto,
hay dos posibles cálculos de Fan-Out:

El valor real de Fan-Out corresponde al menor de estos

cálculos.

II. DESARROLLO DE LA PRACTICA

1) IMPLEMENTACION DEL CIRCUITO

Del diseño del circuito de riego automático obtenido del
ejercicio de laboratorio II, se tomó como base para un sistema
de alarma utilizando un interruptor DIP en modo pull-down y
un led como salida de alarma.
Fig. 5. Circuito en simulador virtual constructor, parte III del lab II.
Al realizar la implementacion fisica del circuito, donde se
utilizó la compuerta NOT SN74LS04N, una AND
SN74LS08N y una OR SN74LS32N y se obtuvo lo siguiente:

Fig. 4. Diagrama de compuertas logicas, parte III del lab II. Fig. 6. Circuito en protoboard.

Se verifico la tabla de verdad obtenida del laboratorio anterior

en el salon de laboratorio, corroborando el funcionamiento de
la implementacion real del circuito en la protoboard.

TABLA 1. TABLA DE VERDAD VERIFICADA.

 Luego para encontrar el tiempo de bajada, de la misma
forma se trabaja con el punto mas alto al punto mas bajo de
la señal de salida, luego con el osciloscopio medir la
diferencia y este será el tiempo de bajada obtenido, en este
caso nos dio Tf: 800 ns:

Fig. 8. Tiempo de propagacion en bajada

Ya teniendo el circuito lógico funcionando perfectamente
respecto a la tabla de verdad, procedemos a observar los
Como podemos observar el tiempo que tardó el circuito en
tiempos de transición y de retraso de propagación de la cambiar su estado de un lado a otro fue de 800 ns para
entrada a la salida del circuito. Obtenido de tomar los
ambos casos.
tiempos de elevación y de bajada para poder así encontrar el
tiempo de retardo. Para observar esta señal, se conecta el
circuito al generador con una forma de onda cuadrada a una Retraso de propagación:
frecuencia de 1Hz, se usa esta frecuencia baja para poder
observar la señal lo mejor posible en el osciloscopio. Con los datos conseguidos, encontramos el tiempo de
retardo a partir del promedio de la demora en el tiempo de
Tiempos de transición: transición para que un cambio en la señal de entrada
produzca un cambio en la señal de salida, como se cita en la
Para encontrar el tiempo de subida, se observa en la señal de siguiente ecuación:
salida en la cual se pone un cursor en el punto más bajo de
la señal y el otro en el punto más alto, luego con el
osciloscopio medir la diferencia y este será el tiempo de
elevación obtenido, en este caso nos dio Ti: 800 ns:

Fig. 9. Tiempo de propagacion en bajada

Fig. 7. Tiempo de propagacion en subida Fig. 10. Tiempo de propagacion en subida

 2) 6 ALARMAS CON NOT TTL EN CASCADA
En este caso, se nos pidio instalar 6 alarmas (leds de salida),
mediante compuertas NOT TTL 74LS04 en cascada en
modo fan-out de la salida original, de modo que esta se
divide en seis veces y asi cada una sea negada 2 veces con el
fin de matener la señar de manera correcta, esto se observa
el la tabla 2, donde estan estipuladas las caidas de tension en
cada diodo, según el siguiente circuito montado..
Fig. 11. Circuito en protoboard con cascada de 6 NOT TTL.
Esto se realizo para poder observa el tiempo de ratardo de
cada compuerta, se puede observar que el led 1 (rojo), es la
salida principal de donde se derivan los de mas leds
(verdes), en el orden de izquierdo arriba en sentido horario.
Tabla 2. Tabla de caídas de tensión
Estos datos se tomaron el estado ALTO, y apartir de estos
obtenemos en valor de Fout alto, de la siguiente manera:
Donde: Iih = 41 mA
Ioh = las corrientes de los leds 2, 3, 4, 5, 6.
Y como el valor real de Fan-Out corresponde al menor de
estos cálculos, obtenemos que Fouth=0,56.
3) ESTACION AMPLIFICADA
Esta parte de laboratorio, se basa en principio en la parte I y
II de este laboratorio, solo que esta vez la alarma, estará a
una distancia de 600 metros, y cada 100 metros la conecta a
dos compuertas NOT en cascada; cómo podemos analizar de
los casos anteriores, los tiempos de propagación de cada
entrada a la salida de cada estación, e este caso si será
altamente notorios, debidos a la resistividad del cable de
longitud de 100 metros, donde va diferir y la respuesta
respecto a la entrada definitivamente no será inmediata.
III. ANALISIS DE RESULTADOS
Para la primera parte del ejercicio, se tomó un circuito
con una alarma de salida, donde se observó el cambio de
estado de la salida en tiempos, se obtuvo un tiempo de 800ns
para la subida y 800ns para la bajada, entonces este tiempo
de transición obtenido es lo que se demora en cargar las
capacitancias parasitas de sus conexiones, la de los
componentes conectados y porque la compuerta NOT en sí
no responde instantáneamente a las transiciones de señal.
En esta parte también se observó el tiempo retraso de
propagación, comprando le entrada con la salida, obtuvimos
en este caso que no encontramos ningún tipo de retraso, una
de las causas puede ser, es que al momento de conectarlo al
generador se conectó a la salida TTL/CMOS, la cual es
específica para este tipo de circuitos integrados que
compartan esta tecnología, por lo que esta salida ajusta los
estándares de amplitud para estos componentes y solo utiliza
el tipo de señal rectangular; también puede deberse a que la
longitud de los cables de conexión no genera un valor
excesivo de resistividad lo cual no causa un retardo en la
señal de salida, como se puede observar en las imágenes (9 y
10), donde ambas señales salen y llegan al mismo tiempo, es
decir la respuesta fue inmediata.
Para la segunda parte, nos piden 6 alarmas puestas en
cascada a la salida original, observamos que el circuito
funciona correctamente pues al conectarla a la compuerta
NOT TTL, y negarla dos veces, la salida será la misma que
la de la primera compuerta, esto se observa mediante la tabla
2., donde las caídas de tensión son similares.
Para le tercera parte, basándonos en un análisis a partir de
casos concretos, se concluyó que los tiempos de retraso de
propagación si serán notorios y esto debido a la longitud del
cable.
CONCLUSION
Como conclusión podemos decir que la práctica del
laboratorio ayuda a disipar muchas dudas y mejora la
comprensión sobre los circuitos lógico digital, el montaje de
diversos componentes ayuda a comprender su
funcionamiento y agiliza su análisis en la resolución de
problemas.
Una puerta inversora NOT, debido a sus capacidades
internas propias y a la capacidad que carga su salida, no
responde instantáneamente a las transiciones de señal, esto
lleva a una limitación en su velocidad.
BIBLIOGRAFIA
[1] Tomado de:
https://es.slideshare.net/gregoriocrescenzi/familias-lgicas-digitale
[2] Guias de laboratorio