LAB.

COMUNICACIONES ANALÓGICAS
Pr. Fernando Cancino
Práctica 7 (virtual)

El objetivo de esta práctica es diseñar e implementar un modulador de RF para generar el batido de

dos frecuencias: audio y portadora en RF, empleando el circuito integrado LM1496 o XR2206.

7.1. Introducción

La característica más relevante del PLL que lo hace insustituible en estas diversas
aplicaciones es su capacidad de generar señales de frecuencia superior a la señal de entrada
que se le introduce. Acá se utilizará el PLL para construir un multiplicador de frecuencia.

7.2. PLL a utilizar.

Se utilizará el circuito integrado

74HEF4046B de Philips, que tiene dos
comparadores de fase distintos y el VCO, lado por
tensión (VCO, Voltage Controlled Oscilador), que
se conectan en lazo cerrado. La fig. 7.1 muestra la
identificación de terminales de este integrado.
(Pueden consultarse las hojas de datos para obtener
una información más detallada).

7.3 Comparadores de fase

Los dos comparadores de fase (PC1 y PC2) tienen

las entradas COMPIN y SIGIN en común y salidas
independientes (PC1OUT y PC2OUT). Cualquiera de Fig. 7.1 Identificación de terminales
ellos genera a la salida una señal de tensión cuyo del 74HEF4046B .
valor medio en el tiempo (es decir, su componente
de continua) es proporcional a la diferencia de las fases de las dos señales conectadas a las

1
entradas. Para convertir la señal de salida del comparador de fase en una señal de continua,
será necesario incluir un filtro pasa baja externo al 4046. Llamando K pa la ganancia del
comparador de fase:
¿ PC OUT >¿ K p( ∅ SIGin−∅COMPin )

< 𝑃𝐶𝑂𝑈𝑇 > = Señal de salida del comparador de fase tras un filtro pasa bajo.

∅ SIGin =Fase de laseñal SIG¿ : ∅SIGin =ωSIGin t +φ 0 SIGin

∅ COMPIN =Fase de la señal COMPin: ∅COMPin =ω COMPin t +φ0 COMPin

Si las frecuencias de las señales SIGinyCOMPin son iguales, la diferencia de fase entre
ambas señales será un desfase constante y la salida del comparador de fase tras el filtro pasa
baja ¿ tendrá un valor constante. Si se producen diferencias entre ambas frecuencias, se
producirán variaciones en PC OUT .

La estructura y el funcionamiento interno de cada uno de los comparadores de fase es

diferente:

Comparador de fase 1 (PC1): Este comparador es una puerta O-exclusiva (XOR), por
tanto, cuando ambas señales de entrada son iguales la salida está a 0V, mientras que si son
diferentes la salida pasa a V CC . (V CC =¿ tensión de polarización del 4046). Este comparador
funciona de manera óptima para señales de entrada con ciclo de trabajo del 50%.

Comparador de fase 2 (PC2): Este segundo comparador es el que presenta las mejores
características de enganche de los tres. Funciona mediante la detección de flancos de
subida. En principio se encuentra en un estado de alta impedancia; es decir, se comporta
como un circuito abierto. Si detecta un flanco de subida de SIGIN se pone a VCC hasta que
detecta un flanco de subida de la señal COMPin, momento en el que pasa de nuevo al
estado de alta impedancia. Si por lo contrario detecta primero un flanco de subida de
COMPinlo que hace es ponerse a 0V hasta que llega el flanco de subida de SIG IN. Las
principales ventajas de este comparador son: no se ve afectado por el ciclo de trabajo de los
pulsos de entrada y que mientras está en el estado de alta impedancia el condensador del
filtro pasa baja no se puede descargar y por tanto mantiene su voltaje.

Pueden consultarse las hojas de datos de este chip correspondientes para cada tipo
de comparador de fase. También pueden consultarse las ganancias de cada comparador.

7.4. El oscilador controlado por tensión (VCO)

Un oscilador controlado por tensión es un circuito que genera una señal cuadrada
(señal VCOOUT) cuya frecuencia depende de la tensión de continua suministrada (VCOin).

2
El rango de frecuencias de salida se determina mediante dos resistencias (R1 y R2) y un
condensador (C1) externos al 4046. En la fig. 7.2 se muestra la configuración del VCO. (Se
ha fijado la tensión V SS =0).

En las hojas de datos del 4046 se explica cómo elegir R1, R2 y C1 para ajustar el rango de
frecuencias de oscilación de salida deseado. La relación entre la frecuencia de la señal de
salida del VCO (VCOout) y la tensión de entrada (VCOin ¿ es aproximadamente lineal
(excepto para tensiones muy cercanas a 0 o a la tensión de alimentación).

7.5 Diseño del VCO

Existen dos posibilidades a la hora de realizar el diseño: sin frecuencia de offset o

con frecuenciade offset.

Sin frecuencia de offset significa que no se define una frecuencia mínima para la salida del
VCO; la frecuencia mínima será prácticamente 0. En el diseño, se fija R2 →∞ ( el terminal
12 se deja en circuito abierto) y R1 y C1 definen la frecuencia máxima (f max). En este caso
la frecuencia central f 0 ¿ f max /2

Fig. 7.2 Configuración del VCO

Si se coloca una resistencia R2, se fija una frecuencia de offset o frecuencia mínima (fmin)
para la señal de salida del VCO. En este caso (si fmax es la frecuencia máxima) la frecuencia
central es f0 = ( fmax – fmin ) / 2.

En este ejemplo se realizará un diseño con frecuencia de offset, es decir, fijando una
frecuencia máxima fmax y una frecuencia mínima fmin. Elegimos fmin = 10 kHz y fmax = 30 kHz
(o lo que es lo mismo, una frecuencia central de 20 kHz, con un rango de variación de 10
kHz).

El procedimiento para seleccionar R2, R1 y C1, explicado en las hojas de datos es el

siguiente (ver Fig. 7.3):

3
1. Una vez elegido el rango de frecuencias, a partir de fmin se fijan los valores de R2 y
C1, utilizando la fig. 7.4 de la hoja de datos. En este ejemplo, fmin = 10 kHz. Suponiendo
una polarización VDD = 5 V, una posibilidad sería R2 = 100 k Ωy C1 = 50 pF. (Obsérvese que
la elección de R2 y C1 no es única).

2. A partir del cociente fmax / fmin se fija el cociente R2 / R1, utilizando la figura 7.5 de la
hoja de datos. También se muestra en el apéndice B. Puesto que R2 ya está fijada, se
obtiene el valor de R1. En nuestro ejemplo, fmax / fmin = 3. De la curva correspondiente
a VDD = 5 V, se obtiene R2 / R1 ¿ 2.7. Por lo tanto, R1 = R2 / 2.7 = 37 kΩ.

Fig. 7.3 Sintetizador de frecuencias

7.6 Rango de enganche y Rango de Captura del PLL

El rango de frecuencias en el que el circuito continúa enganchado si inicialmente lo

estaba se conoce como rango de enganche. Idealmente este rango es: 2fL = 2 (fmax – f0) =
fmax – fmin

El rango de frecuencias en las que el circuito es capaz de enganchar si inicialmente no lo

estaba se conoce como rango de captura. El rango de enganche es mayor o igual que el
rango de captura.

7.7 Multiplicación de frecuencia con PLL

Considerando el circuito completo de la figura 7.3. La relación entre las frecuencias de las
señales COMPIN y VCOOUT será:

ωVCOout
ω COMin=
n

4
 Cuando el lazo está “enganchado”, de acuerdo con la discusión anterior, la frecuencia
de COMPIN será igual a la de la señal de referencia SIG IN, para que la salida del comparador
de fase sea estable. La frecuencia de la señal de salida del VCO será n veces la frecuencia
de la señal de referencia, con lo cual se consigue una multiplicación de frecuencia.

Fig. 7.4 Cálculo de 𝐶1 en función de la frecuencia

5
 Fig. 7.5 Relación de R2/R1 en función de la relación fmáx/fmín [21]

7.8 Diseño del filtro pasa bajos

Este filtro difiere de un simple filtro RC ya que se ha añadido una resistencia adicional (R4)
en serie con el condensador. Esta resistencia se incluye por razones de estabilidad. Si la
ganancia total del lazo supera la unidad con un desfase de 180º, entonces el circuito es
inestable. Para el cálculo de la ganancia total del lazo, habría que multiplicar las ganancias
de cada bloque. La ganancia del comparador de fase (Kp) es V CC /π para el PC1 y V CC /4 π
para el PC2 (obtenido a partir de las hojas de datos de componentes similares). La ganancia
del filtro viene dada por:

1+ jω R 4 C2
K F=
1+ jω ( R3 + R 4 ) C 2

La ganancia para la frecuencia de salida del VCO es aproximadamente:

6
 Δ ω VCOout 2f L
K VCO = =2 π
ΔVCO ¿ V DD

En la ecuación (9.30) se ha supuesto un comportamiento ideal del VCO, de modo que se

barre todo el rango de frecuencia fmax – fmin = 2fL a lo largo de de todo el rango para VCO IN
entre 0 y VDD, de forma lineal. En la práctica habría que calcular la ganancia
restringiéndonos al rango de valores de VCOIN para el cual el comportamiento es lineal.

El divisor de frecuencia introduce una ganancia 1/n

Por último, se debe tener en cuenta que la señal que utiliza el comparador de fase es (valga
la redundancia) la fase de la salida del VCO; es decir, la integral de la frecuencia. Por lo
tanto, en el cálculo de la ganancia total del lazo habrá que incluir un factor 1/jω.
Justamente esta integración es la razón de añadir la resistencia R4 en el filtro. El
factor 1/jω introduce un polo en el origen. Un filtro RC normal, introduciría un segundo
polo, Cada polo introduce un desfase de 90º, con lo cual, el efecto conjunto de los dos polos
sería un desfase de 180º para frecuencias en las que la ganancia estaría por encima de 1, con
lo cual el sistema sería inestable. Al añadir la resistencia R4, la función de transferencia del
filtro presenta un polo y un cero a frecuencia superior. Si el cero se sitúa al menos una
década por debajo de la frecuencia para la cual la ganancia del lazo es la unidad, se
garantiza un desfase de 90º para esa frecuencia y el sistema será estable.

Parte Experimental:

Diseñar y verificar el funcionamiento de un Sintetizador de frecuencias empleando el PLL

con el Chip CD 4096 y el contador 4040, para generar las frecuencias de 100kHz, 200kHz,
300KHz, …,1MHz en pasos de 100kHz. Diseño libre.

PRÁCTICA:

• Diseñar el Sintetizador de frecuencias mediante el Chip CD 4046 y el contador

programable 4040, teniendo encuenta las especificaciones dadas por el fabricante.
Determinar el circuito propuesto.
• Realizar la simulación del circuito diseñado.
• Realizar la programación del contador programable y realizar una tabla donde se
relacionen la programación del contador en binario y la frecuencia de salida.

• Conclusiones.