20151169 1

Informe de laboratorio electrónica digital ii

(Julio de 2020)
Luis Eduardo Mayorga Espejo estudiante de ingeniería electrónica

 mencionados anterior mente como lo son registros pipos, la

Resumen – En el presente informe mostraremos el proceso FSM, un pequeño circuito de habilitación de registro y por
realizado para los ejercicios planteados en la guía la cual ultimo un decodificador de hexa a 7 segmentos así
corresponde al tema de ADC, DAC y máquinas de estados con
verificación test bencht. KBD FSM_KBD

Índice de Términos – Test bench, ADC, DAC, máquinas de

estados

I. INTRODUCCION
MUX _EN
PIPO
L os sistemas digitales hoy en día son de vital importancia
en nuestro diario vivir pues representan todo nuestro entorno
pues esta gira alrededor de la tecnología, para el caso objetivo
de nuestra aplicación como lo son los sistemas de conversión
digital tanto de digital-análogo como viceversa son de mucho
uso en el análisis de sensores o más específicamente en líneas DECO
como la instrumentación dado que permite convertir señales HEX_7SEG
continuas a señales discretizadas que pueden ser analizadas en
algún tipo de sistema digital como un procesador. Además de
esto se trabaja con verificación test bench la cual nos permite
de manera directa interactuar con sistemas físicos de manera DISPLAY
virtual atendiendo a necesidades propias del sistema, también 7SEG
se ve la utilización de máquinas de estados finitos
temporizadas y sin temporización para poder generar el
comportamiento deseado en los sistemas.
Fig. 1. Diagrama a nivel de bloques del sistema propuesto, fuente propia.

II. PROCEDIMIENTO PARA EL ENVIÓ DEL TRABAJO

A. Parte I
primeramente, se plantea la visualización de un teclado
mecánico el cl cual tiene que mostrar su valor de tecla
presionada en un display 7 segmentos

Lo primero que realizamos es el diagrama que a nivel de

bloques nos permitirá cumplir con los requisitos ya

Documento recibido el 23 de octubre de 2020. Este trabajo fue apoyado en

parte por a la Universidad Pedagógica y Tecnológica de Colombia campo
autor, pero no es necesario. Ponga un espacio entre los autores.
st. Eduardo Mayorga E. Author is with the Electronic Engineering facult, Fig. 2. Diagrama de estados del barrido para teclado, fuente propia.
Universidad Pedagógica y Tecnológica de Colombia, Tunja,Colombi (e-mail:
luis.mayorga01@uptc.edu.co
iniciamos por el diseño de una máquina de estados la cual se
 20151169
encarga de que al presionar una tecla esta recibe la posición de
la fila en la que se encuentra y la maquina tiene que retro
alimentar el sistema con un barrido en las columnas el cual
detectara la posición de columna de la tecla.
Una vez realizamos este proceso observamos a continuación
Fig. 3. verificacion de funcionamiento dados unos estímulos iniciales, fuente
propia.
La siguiente parte consta de un multiplexor el cual tiene como
objetivo recibir los datos de esta maquina de estado tanto de
las filas como de las columnas y compararlas para determinar
si el dato es o no valido para conectar este dato de salida al
registro y que en este solo se coloquen valores validos de tecla
Fig. 4. Sistema que permite la salida de habilitación ante datos validos
fuente:propia.
Una vez este sistema se acopla a nuestro diseño seguimos con
el diseño de nuestro registro el cual lo diseñamos a través de la
arquitectura de flip flops’s D con una entrada Enable la cual,
si esta activa recibirá los datos de filas y las columnas, de lo
contrario utiliza el valor anterior.
Fig. 5. Registro de corrimiento tipo PIPO de 4 bits fuente propia.
Posterior a ello realizamos el decodificador de hexa a decimal
basados en uno hecho anterior mente, realizando este último
proceso conectamos todo en conjunto y generamos los
estímulos necesarios para su buen funcionamiento y vemos lo
siguiente
2
Fig. 6. Verificación final del diseño del sistema, fuente propia.
Aquí observamos un pequeño retraso entre la presión de la
tecla y la visualización y esto se debe a que no se muestra el
dato hasta que corresponde a un carácter valido.
Para la implementación física solo necesitamos nuestro
programa desde la FSM hasta el decodificador trabajando en
conjunto además que para poder implementar el diseño
únicamente es necesario el teclado que se conecta
directamente a la FPGA el control de sus señales. En la FPGA
utilizaremos 8 puertos GPIO para la comunicación directa del
teclado y su alimentación y usaremos dentro de la misma uno
de sus display 7 segmentos para visualizar nuestro resultado.
B. Parte II
Para esta parte de la guía práctica se plantea un sistema que
atraves del teclado diseñado en la parte anterior se une junto
con un sistema de validación de secuencia haciendo las de
digitar una contraseña que una vez se coloca en la secuencia
correcta muestre una A en el display 7 segmentos y si al
digitar algún valor erróneo muestre una E y una vez el sistema
muestra error o contraseña aceptada se mantenga un tiempo de
3 segundos y se va al estado inicial, además de que cuenta con
un tiempo de espera para las teclas si no se presionan se va al
inicio de la secuencia.
Fig. 7.sistema planteado, fuente proporcionada por la guia
KBD FSM_KBD
FSM_KBD
MUX _EN
Deco /display Control
7 segmentos Display
 20151169 3

implementación física esto atendiendo a las necesidades

presentadas por la crisis de pandemia e incluso fuera de ella
Fig. 9. Diagrama a nivel de bloques, fuente propia

Para este caso se plantea el control de contraseña atraves de REFERENCES

una máquina de estados temporizada para tener en cuenta los [1] G. O. Young, “Synthetic structure of industrial plastics (Book style with
paper title and editor),” in Plastics, 2nd ed. vol. 3, J. Peters, Ed.
instantes de tiempo que son relevantes para el diseño New York: McGraw-Hill, 1964, pp. 15–64.
[2] W.-K. Chen, Linear Networks and Systems (Book style). Belmont,
CA: Wadsworth, 1993, pp. 123–135.

Fig. 10. Diagrama de estados del detector de secuencias, fuente propia.

Tomamos en cuenta el estado transitorio mientras la máquina

de estados del teclado detecta para determinar que la salida en
ese punto no pasa a no ser que se contempla el requisito de
tiempo.

Una vez diseñada esta máquina de estados realizamos un

circuito de control el cual nos da los valores de A y E cuando
la salida del detector de secuencia da en su salida lo
equivalente y planteado adicional a esto se coloca la lógica
equivalente del habilitador para cuando la tecla esta
presionada

Fig. 11. Verificación final del diseño del sistema, fuente propia

III. CONCLUSIÓN

Se observa en el comportamiento de las máquinas de estados

que cuentan con retardos de propagación esto debido a los
circuitos secuenciales de los que están compuestas de igual
manera se muestra que se trata e evitar condiciones de carrera
que puedan llevar a indeterminaciones del sistema dada la
naturaleza de estos.

También es notoria la ayuda que presenta como herramienta

de post síntesis el test bench lo cual evita tener una