Universidad Politécnica Salesiana Electrónica Digital

CONVERSIÓN DE ANALÓGICO A DIGITAL

Un convertidor analógico-digital toma ___________________________________________________
_______________________________________________ representa la entrada analógica.
El proceso de conversión A-D por lo _________________________________________________ y se
han desarrollado empleado muchos métodos.
En varios tipos importantes de ADC se utilizan DAC como parte de su circuiteria interna.
La operación básica de los ADCs de es:
1.- El pulso de _________________, comienza la operación
2.- En la frecuencia ________________________, la unidad de control modifica de manera continua el
____________________________________ en el registro.
3.- El número binario en
el registro se convierte a
un voltaje analógico,
Vax, mediante el DAC
4.- El comparador
compara Vax con la
entrada analógica Va.
Siempre que Vax < Va,
la salida del comparador
permanece en ALTO.
Cuando Vax excede a
Va cuando menos en
una cantidad igual, la
salida del comparador
pasa a BAJO y detiene
el proceso de modificación del número del registro. En este punto, Vax es un valor muy aproximado a Va.
El número digital ______________, que es el __________________, también es el
_________________________________ Va, dentro de la resolución y precisión del sistema.
5.- La lógica de control activa la señal de fin de conversión, FDC cuando ésta se completa.

Las diversas variaciones de este esquema de conversión A-D difieren principalmente en la forma en que
la sección de control modifica continuamente los números en el registro.

ADC DE RAMPA DIGITAL

En una de las versiones más simples del ADC __________________________________________
______________________________________________________________________ Vax >= Va. Se
llama ADC de rampa digital porque la forma de onda en Vax es una rampa (en realidad una escalera)
escalón por escalón como la que se indica en la siguiente figura. También se denomina ADC ____
_________.
En la figura se muestra el diagrama de
una ADC de rampa digital. ________
____________, un DAC, un
_____________________y una
compuerta AND de control. La salida
del contador sirve como la señal
activa en BAJO de fin de conversión
/FDC. Si suponemos que Va el voltaje
analógico que será convertido, es
positiva, la operación es la siguiente:
1.- Se aplica un pulso de INICIO para
restablecer el contador a 0. El estado
ALTO de INICIO también inhibe el
escalón de los pulsos de reloj por la
compuerta AND hacia el contador.
2.- Con ceros en su entrada, la salida
del DAC será Vax = 0V.
3.- Como Va > Vax , la salida del comparador, /FDC , será ALTA.
4.- Cuando INICIO retorna a BAJO, la compuerta AND se habilita y los pulsos de reloj pasan hacia el
contador.

By: Ing. Carlos Pillajo MBA 1

Universidad Politécnica Salesiana Electrónica Digital

5.- A medida que el contador avanza,__________________, Vax _________________________a la vez,

como se indica en la siguiente figura.
6.- Esto __________________ Vax alcanza un escalón
____________________________________________
que Vt. En este punto /FDC pasará a BAJO e inhibirá el
flujo de pulsos hacia el contador y entonces éste dejará de
contar.
7.- Ahora el proceso de conversión ________________
__________________________________la transición de
ALTO a BAJO en /FDC y el contenido del contador es la
representación de Va.
8.- El contador ________________________________
que el siguiente pulso de INICIO comience una nueva
conversión.

Ej: Suponga los siguientes valores para el DAC; frecuencia de reloj CLK = 1 MHz Vt = 0.1mV DAC
tiene salida a plena escala = 10.23 V y una entrada de 10 bits. Determine los siguientes valores:
a) El equivalente digital obtenido por Va = 3.728 V Sol = 373
b) El tiempo de conversión Sol = 373 uSeg
c) La resolución del convertidor sol = 1/1023 x 100% = 0.1%

Resolución y exactitud del A/D

Es muy importante comprender los errores asociados cuando se lleva a cabo cualquier clase de medición.
Una fuente de error inevitable en el método de rampa digital ____________________________ o
resolución del DAC interno es la unidad menor de medición.
EL voltaje de salida Vax es _____________________________________________________________
hasta que excede el voltaje de entrada, Va. Si se reduce el tamaño del escalón se puede aminorar el error
potencial, pero ___________________________________________________ (analógica) y el valor
digital asignado. A esto se le llama “____________________”. Así, Vax es una aproximación del valor
de Va y lo mejor que podemos esperar es que Vax este dentro de 10mV de Va si la resolución (tamaño
del escalón) es de 10mV. Este error de cuantización que se puede reducir __________________________
________________________________, a veces se especifica como un error de + 1 LSB, lo que indica
que el resultado podría estar errado hasta por un valor igual al factor de ponderación del LSB.
Como sucede en el DAC, en el ADC la exactitud no esta relacionada con la resolución sino que depende
_______________________________________________, __________________, ________________
_____________________ e interruptores de corriente, las fuentes de alimentación de referencia, etc.

Tiempo de conversión, tc
El tiempo de conversión se muestra en la figura anterior como el intervalo entre el fin de pulso de INICIO
y la activación de la salida /FDC. El contador empieza el conteo desde 0 hasta que Vax excede Va, punto
en el cual /FDC pasa a BAJO para terminar el proceso de conversión.
Debe estar claro que el valor del tiempo de conversión, tc, depende de Va. Un valor mayor requerirá más
escalones antes que el voltaje de rampa exceda Va.
La desventaja principal del método de rampa digital es ________________________________________
___________________________________________________________, de modo que la resolución se
puede mejorar sólo a costa de un tc mayor. Lo anterior hace que este tipo de ADC se inadecuado para
aplicaciones en las que se deben realizar conversiones repetitivas de A/D de una señal analógica que
cambia rápidamente.

ADC DE APROXIMACIONES SUCESIVAS

El convertidor de aproximaciones sucesivas es uno de los ADCs más usados ____________________
_________________________________________________, pero tiene un tiempo de conversión mucho
más breve. Además los convertidores de aproximaciones sucesivas (CAS) tienen un valor fijo de tiempo
de conversión que _____________________________________analógica.
La configuración básica, que se muestra en la siguiente figura, es similar a la de un ADC de rampa
digital. Sin embargo, en el CAS no se usa un contador para proporcionar la entrada al bloque del DAC,
sino que se emplea un registro. La lógica de control modifica el contenido del registro bit por bit, hasta

By: Ing. Carlos Pillajo MBA 2

Universidad Politécnica Salesiana Electrónica Digital

que los datos del registro son el equivalente digital de la entrada analógica Va dentro de la resolución del
convertidor.
Tiempo de conversión
En la operación antes descrita, la lógica de
control pasa a cada bit del registro, lo fija a
1, decide si debe mantenerlo o no en 1 y pasa
al siguiente bit. El procesamiento de cada bit
toma un ciclo de reloj, de modo que el
tiempo de conversión total para un CAS de N
bits sera N ciclos de reloj.

Un CI real : el ADC0808
Los ADC´s los comercializan varios
fabricantes de CI y cuentan con un amplio
rango de características y rangos de
operación.

By: Ing. Carlos Pillajo MBA 3

Universidad Politécnica Salesiana Electrónica Digital

ARQUITECTURA DE LOS CONVERTIDORES A/D Y CONSIDERACIONES DE DISEÑO

1. ARQUITECTURA FLASH

Es muy sencilla, un conjunto de 2N – 1 comparadores es utilizado para medir la señal análoga con una
resolución de n bits. Para un convertidor FLASH de 4 _______________________________________
___________________________________________________________________________________
_______________________, dichos valores están separados por el valor del bit menos significativo, la
salida presenta 2n -1 valores digitales discretos.
FLASH tiene la ventaja de _______________________________________________________, la
desventaja es que se requiere de un gran número de comparadores, que deben ser construidos y
polarizados de forma precisa para asegurarse que el resultado sea lineal, el efecto de carga sobre la
entrada hace que la resolución de éstos dispositivos se mantenga en valores bajos.

2. ARQUITECTURA PIPELINE

Son los más populares para aplicaciones que requieren más de 5 millones de muestras por segundo con
buena resolución.
Supera de forma ______________________________________, con Pipeline se __________________
_________________________________________, cada etapa consiste en :

Este proceso se repite a través de tantas etapas como son necesarias para conseguir la resolución deseada.
Los Convertidores Pipe Line ___________________________________________________________
_____________________________________________; el tiempo de conversión aumenta por el número
de etapas de conversión; el proceso de conversión requiere de un reloj con un período fijo; convertir
rápidamente señales variantes NO periódicas en un convertidor Pipe Line tradicional puede ser
dificultoso.
Se considera el uso de filtros pasa bajos delante del convertidor Pipe Line para contrarestar los problemas
de aliansing.

3. APROXIMACIONES SUCESIVAS (SAR)

Mientras que un FLASH usa varios comparadores en un solo ciclo, ______________________________

________________________________________________conversión.

Un SAR puede usar un solo comparador para obtener una conversión de alta resolución para ello
________________________________. Son más utilizados en aplicaciones de baja velocidad y alta
resolución. Trabaja bien con señales no periódicas.

By: Ing. Carlos Pillajo MBA 4

Universidad Politécnica Salesiana Electrónica Digital

4. ARQUITECTURA SIGMA-DELTA

Una de las características más ventajosas es _____________________________, un fenómeno por el cual

mucho del ______________________________________________________________ de la banda de
interes.
Son una _______________________________________________________________o más. Son usados
en diseño de prescisión, alta resolución y bajo ancho de banda, una limitación es su tiempo de conversión.
No son usados con señales multiplexadas los requerimientos de filtros pasa bajos anti ALIAS en la
entrada son mucho menores.

TABLA DE COMPARACIÓN

FLASH PIPE LINE SAR SIGMA DELTA

1. Rendimiento 1 2 3 4
2. Resolución 4 3 2 1
3. Frecuencia 1 3 2 4
4. Facilidad para convertir 1 2 1 3
señales multiples
5. Capacidad para convertir 1 2 1 1
señales multiplexadas No
periódicas.

By: Ing. Carlos Pillajo MBA 5