Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
M
Facultad de Ingeniería Electrónica, Eléctrica y
Telecomunicaciones
Numero
17/06/20 18/06/20
1
Grupo Profesor
“L27”: Jueves10 AM – Ing. Oscar Casimiro
12PM Parisaca
1. Concepto de sistema analógico y sistema digital. Señal analógica y
señal digital.
I = (VS – VL) / R
Donde: R es la resistencia limitadora en ohmios, V S es la tensión de
alimentación, VL es la tensión de LED e I es la corriente.
Desventajas:
· Algunos de los inconvenientes son los siguientes:
· Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que
estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de
los circuitos CMOS es comparativamente menor que la de otras familias
lógicas.
· Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en
la estructura CMOS que entra en conducción cuando la salida supera la
alimentación. Esto se produce con relativa facilidad debido a la componente
inductiva de la red de alimentación de los circuitos integrados. El latch-up
produce un camino de baja resistencia a la corriente de alimentación que
acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño
adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con
espaciar contactos de sustrato y pozos de difusión con suficiente regularidad,
para asegurarse de que está sólidamente conectado a masa o alimentación.
Tiempo de subida (Rise time, tr): Tiempo que emplea la señal de salida en
evolucionar entre el 10% y el 90% de su valor final.
Tiempo de caída (Fall time, tf): Tiempo que emplea la señal de salida en
evolucionar entre el 90% y el 10% de su valor final.
A) COMPUERTA AND:
Para la compuerta AND, La salida estará en estado alto de tal manera que solo
si las dos entradas se encuentran en estado alto. Por esta razón podemos
considerar que es una multiplicación binaria.
CODIGO EN TTL: 74LS08
B) COMPUERTA OR:
La compuerta OR, la salida estará en estado alto cuando cualquier entrada o
ambas estén en estado alto. De tal manera que sea una suma lógica.
C) COMPUERTA NOT:
En la compuerta NOT, el estado de la salida es inversa a la entrada.
Evidentemente, una negación.
E) COMPUERTA NOR:
En la compuerta NOR, cuando las dos entradas estén en estado bajo la salida
estará en estado alto. Esencialmente una OR negada.