Compito N.

A1
FONDAMENTI DI INFORMATICA - PROVA DI ARCHITETTURE
prova di esame del 12 luglio 2012, durata 90 minuti
————–
N.B. Negli esercizi seguenti X è la cifra meno significativa non nulla del proprio numero di matricola.

1) Si consideri una notazione binaria in virgola mobile a 16 bit con (nell’ordine da sinistra a destra) 1 bit per il segno (0=positivo),
e bit per l’esponente rappresentato in eccesso 2e−1 ed i rimanenti bit per la parte frazionaria della mantissa che è normalizzata
tra 1 e 2:
a) calcolare il valore minimo emin di e che permette di rappresentare nella notazione data entrambi i numeri a = 0.000009257·
1020 e b = (9723.4562)−3 ; nei punti seguenti si assuma sempre e = emin ;
b) dato il numero r rappresentato nella notazione data dalla stringa CX7X, rappresentare in complemento a 2 con 16 bit
l’intero k che lo approssima per eccesso;
c) dato il numero w rappresentato in eccesso 215 dalla stringa 8X3X, rappresentare nella notazione data il numero s = w·230 ;
d) calcolare gli ordini di grandezza binari e decimali del massimo e del minimo valore possibile per l’errore assoluto,
considerando l’intero insieme dei numeri rappresentabili nella notazione data.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

2) Si consideri una cache associativa ad insiemi a quattro vie della capacità di 2 MB in un sistema con indirizzi a 32 bit e blocchi
di memoria di 256 Byte:
a) determinare la struttura dell’indirizzo e della slot, specificando la dimensione dei vari campi in bit o byte;
b) calcolare il numero di slot in cui entra il byte di indirizzo 4XC8X53X, specificando anche la posizione del byte nel blocco;
c) determinare l’indirizzo del byte di indirizzo più alto di un qualsiasi blocco che entra in cache nella slot (6X8)10 ;
d) assumendo che nel sistema in oggetto sia installata una memoria centrale di dimensioni massime, e supponendo assenza
di località, calcolare la probabilità di trovare un determinato blocco in cache, esprimendola in perecntuale approssimata.
N.B. MOTIVARE LE RISPOSTE ILLUSTRANDO SCHEMATICAMENTE IL PROCEDIMENTO

3) Con riferimento alle periferiche, alle unità di memoria di massa ed ai bus, indicare quali tra le seguenti affermazioni sono
corrette:
A) le stampanti a laser impegnano la CPU meno delle stampanti a getto di inchiostro,
B) RAID 0 resiste ai guasti singoli;
C) un disco con velocità di rotazione di 12000 g/min può avere un tempo di accesso inferiore a 5 ms;
D) una configurazione RAID 5 con 32 dischi ha una capacità netta superiore al 90% della capacità lorda;
E) un bus parallelo a 500 MHz con 16 linee dati ha una banda superiore ad un bus sequenziale a 4 GHz;
F) a parità di tecnologia, due dischi da 1 TB in configurazione RAID 0 hanno un’affidabilità minore di un unico disco da 2
TB;
G) i dischi SSD sono migliori degli HD soprattutto per quanto riguarda la velocità di trasferimento;
4) Con riferimento al formato delle istruzioni, ai linguaggi di programmazione ed al processo di traduzione e collegamento e alla
gestione dellı̀I/O, indicare quali tra le seguenti affermazioni sono corrette:
A) l’indirizzamento indiretto a registro richiede un unico accesso a memoria;
B) i linguaggi assemblativi garantiscono la portabilità tra piattaforme hardware diverse;
C) il Pentium 4 ha molte decine di registri general purpose visibili al programmatore;
D) nel sistema operativo Windows le applicazioni sono collegate staticamente;
E) l’I/O con interrupt impegna la CPU meno dell’I/O programmato;
F) le istruzioni che operano sullo stack sono ad un solo indirizzo;
G) l’indirizzamento immediato non richiede accessi a memoria;
5) Con riferimento ai circuiti logici e sequenziali e alle memorie, indicare quali tra le seguenti affermazioni sono corrette:
A) il full adder è un circuito con 3 ingressi e due uscite;
B) le possibili funzioni booleane di 6 variabili sono oltre un miliardo di miliardi;
C) in una ALU bit-slice a n bit il tempo di esecuzione di un AND bit-a-bit non dipende da n;
D) tutti i flip-flop commutano sui fronti di salita del clock
E) è possibile che un chip di memoria da 2 GB, con celle da 4 bit, sia confezionato in un contenitore a 14 piedini;
F) un decodificatore con 30 ingressi ha più di un miliardo di uscite;
G) un multiplexer è un circuito sequenziale;
6) Con riferimento all’architettura della CPU ed alle cache, indicare quali tra le seguenti affermazioni sono corrette:
A) lo standard USB prevede una connessione a 4 fili;
B) in caso di cahe miss in lettura il blocco viene sempre portato in cache;
C) l’arbitraggio nel bus PCI prevede linee dedicate per ogni dispositivo;
D) le cache associative ad insiemi eliminano completamente il problema delle collisioni;
E) la politica write to memory di gestione della cache è svantaggiosa nel caso di scrittura multiple;
F) lo zoccolo del Pentium 4 prevede oltre 200 piedini tra alimentazione e massa;
G) nella piattaforma Intel sia la memoria che la CPU sono connesse al North Bridge;