CAPITULO 6

6.4. El contenido de un registro de cuatro bits inicialmente es 0110. El registro se desplaza seis
veces a la derecha con la entrada en serie 1011100. ¿Cuál es el contenido del registro después de
cada desplazamiento?

101101 → 1101; 0110; 1011; 1101; 0110; 1011

6.14. ¿Cuántos flip flop se complementarían en un contador de rizo binario de 10 bits para
llegar a la siguiente cuenta después de las siguientes cuentas?

(a) 1001100111

(b) 1111000111

(c) 0000001111

RPTAS:

(a) → 4
(b) → 9
(c) → 10

6.24. Diseñe un contador con flip flop T que pase por la siguiente secuencia binaria repetida: 0,
1, 3, 7, 6, 4. Demuestre que cuando se consideran los estados binarios 010 y 101 como
condiciones de “no importa”, el contador funciona apropiadamente. Encuentre una forma de
corregir el diseño

ESTADO SIGUIENTE FLIP-FLOP TA FLIP-FLOP TB ENTRADAS TC

PRESENTE ESTADO ABC
ABC
000 001 0 0 1
001 011 0 1 0
010 xxx x x x
011 111 1 1 0
100 000 1 1 0
101 xxx x x x
110 100 0 1 0
111 110 0 0 1
BC

A
m0 m1 m3 m2
1 X
m4 m5 m7 m6
1 X

TA= A⊕B
 BC

A
m0 m1 m3 m2
1 X
m4 m5 m7 m6
X 1

TB= B⊕C

BC

A
m0 m1 m3 m2
1 X
m4 m5 m7 m6
X 1

TC= A⊕C

BC

A
m0 m1 m3 m2
1 X
m4 m5 m7 m6
X 1

TC= AC + A’B’C’

010 101

Sin autocorrección

010 110 100

Autocorregido
CAPITULO 7

7.4. Muestre las formas de onda de temporización de ciclo de memoria para las operaciones
de escritura y lectura. Suponga un reloj de CPU de 150 MHz y un tiempo de ciclo de memoria de
20ns

7.14. Se requiere formular el código Hamming para cuatro bits de datos, D 3, D5, D6, D7, junto con
tres bits de paridad, P1, P2, P4.

(a) Evalúe la palabra de código compuesto de 7 bits para la palabra de datos 0010.

1 2 3 4 5 6 7
P1 P2 0 P4 0 1 0

P1 = Xor (3, 5, 7) = 0, 0, 0 =1

P2 = Xor (3, 6, 7) = 0, 1, 0 =0

P4 = Xor (3, 6, 7) = 0, 1, 0 =1

Palabra de 7 bits: 0101010

(b) Evalúe tres bits de verificación, C 4, C2 y C1, suponiendo que no hay error.

C1 = Xor (1, 3, 5, 7) = 0, 0, 0, 0 =0

C2 = Xor (2, 3, 6, 7) = 1, 0, 1, 0 =0

C4 = Xor (4, 5, 6, 7) = 1, 0, 1, 0 =0

NO HAY ERROR

(c) Suponga que hay un error en el bit D5, durante la operación de escritura en la memoria.
Demuestre cómo se detecta y corrige el error en el bit.
 1 2 3 4 5 6 7
0 1 0 1 1 1 0

C1 = Xor (0, 0, 1, 0) =0

C2 = Xor (1, 0, 1, 0) =1

C4 = Xor (1, 1, 1, 0) =1

ERROR EN EL BIT 5: C = 101

(d) Agregue el bit de paridad P8 para incluir detección de doble error en el código. Suponga que los
errores se presentaron en los bits P2 Y D5. Demuestre cómo se detecta el doble error.

1 2 3 4 5 6 7 8
0 1 0 1 0 1 0 1

Error en los bits 2 y 5: 0 0 0 1 1 1 0 1

C1 = Xor (0, 0, 1, 0) =1

C2 = Xor (0, 0, 1, 0) =1

C4 = Xor (1, 1, 1, 0) =1

P=0

C = (1, 1, 1) ≠ 0 y P = 0 indican doble error.

7.24. Repita el problema

anterior con una PAL.

Ejercicio 7.23: Elabore la

tabla de programación PLA
para el convertidor de BCD
en código de exceso 3 cuyas
funciones booleanas se
simplifican en la figura 4.3.