Tarea 4: Análisis de aplicaciones con circuitos combinacionales y secuenciales

Presentado al tutor:

EDISON ANDRES ARTEAGA

Entregado por el estudiante:

MANUEL ALEJANDRO RINCON SANCHEZ

Código: 1057577288

GRUPO: 243004_49

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA - UNAD

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA
DUITAMA-BOYACA
2020
Actividades a desarrollar

Diseñar un cronómetro de cuenta regresiva. El valor inicial del contero será la edad del estudiante.
Por ejemplo, si el estudiante tiene 32 años, el cronómetro deberá contar desde de 32 hasta 0
(32,31, 30, … 2,1,0).

Se debe tener en cuenta que el reset (R*) del Registro_conteo debe reiniciar el conteo a su valor
inicial, es decir, la edad del estudiante. Los otros reset deben poner la salida a cero.

El funcionamiento del cronómetro es el siguiente:

 El cronómetro tendrá un pulsador inicio que permitirá iniciar y detener el conteo.

 El cronómetro también tendrá un pulsador reinicio que llevará el cronómetro a su conteo
inicial, es decir, la edad del estudiante y detener el conteo.

La figura 1, muestra el diagrama de bloques del circuito a implementar.

Registro_Conteo

Figura 1: Cicuito a implementar

 Se debe hacer la implementación en VHDL del circuito propuesto.

 Adicionalmente se debe simular para comprobar que efectivamente el circuito funciona
como se ha descrito.
Hice la prueba con 15 bits, si lo quiciera ajustar a mi edad solo se le agrega dos bits mas para
completar los 32.
 F=15 en hexadecimal
1+2+4+8= 15 decimal.
binario =0000 para el ejercicio y q sumara mas 1.

REFERENCIAS BIBLIOGRÁFICAS

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando Lenguajes de

Descripción de Hardware. (Capítulos 7, 9 y 10, pp. 135-149,177-208). Madrid. Recuperado
de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales
Flórez, F. H. A. (2010). Diseño lógico: fundamentos de electrónica digital. (Capítulos 5,6 pp. 109-
145). Recuperado de http://bibliotecavirtual.unad.edu.co:2460/lib/unadsp/detail.action?
docID=3199073
Fajardo, C. (2016, Diciembre 17), Divisores de Frecuencia. [Archivo de video]. Recuperado
de http://hdl.handle.net/10596/9855
Chu, P. P. (2006). RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and
Scalability. Hoboken, N.J.: Wiley-IEEE Press. Recuperado
de: http://bibliotecavirtual.unad.edu.co:2051/login.aspx?
direct=true&db=e000xww&AN=158127&lang=es&site=ehost-live