Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Tarea 3:
“Osciladores y Temporizadores”
Profesor: Samir Kouro
Integrantes: Javier Escobar 2011210646
Daniel Fuentes 2011042727
Fecha entrega: 21 de Septiembre de 2015
Introducción
En el presente trabajo, se diseñará un sistema temporizador que permita controlar el tiempo
de encendido de un semáforo de tres tiempos. También se crearán módulos para generar
una señal de alarma auditiva que permita avisar por este medio cuándo el semáforo se
encuentra en verde.
Se resumirá el diseño de los bloques implementados y sus principios de funcionamiento.
Se aplicarán contenidos de otras asignaturas complementarias para hallar la solución más
práctica y fácil de implementar.
Resumen Ejecutivo
El problema planteado en el enunciado, fue separado en dos partes: temporizador para
semáforo de tres tiempos y generador de onda para activar la bocina. El diagrama de
bloques, se muestra en la Figura 00 .
En el temporizador, se utilizó el diagrama de tres circuitos monoestables con realimentación
propuesto en el material de clases, calculando las resistencias y condensadores necesarios
para la duración correcta de T en cada salida del circuito.
ON
Para modelar el switch de inicio, se utilizó una fuente de tensión a +Vcc que generara un
pulso de 0 [v] por un pequeño intervalo de tiempo, para accionar el trigger de la primera
etapa, recordando que la lógica de funcionamiento del IC 555 es inversa.
En el generador de onda, se construyeron dos circuitos Aestables osciladores de 50% de
ciclo de trabajo, con frecuencias 1 [Hz] y 500 [Hz] respectivamente. También se crearon
etapas lógicas “AND” a base de transistores, para finalmente crear un sistema de control
“ON/OFF” que permitiese encender y apagar la señal de audio cada 1 [s] mientras la luz
verde se encuentre encendida.
Aunque la señal señal audio propuesta en el enunciado era una sinusoidal, se optó por esta
solución más sencilla, ya que hubo muchos problemas con el simulador al tratar de agregar
los bloques inicialmente planificados.
Dichos bloques son: el generador de onda triangular diseñado en la tarea 1, un integrador,
buffer accionado por la señal ON/OFF y un filtro pasa altos para eliminar las componentes
DC.
A continuación, se desarrollan con más detalle las ideas aquí resumidas.
Figura 00: Diagrama de bloques del circuito diseñado.
Desarrollo
Temporizador de 3 tiempos.
Este circuito es el mismo que aparece en el material de clases. Está compuesto de tres
bloques monoestables, donde la salida del tercero pasa a ser la entrada del primer bloque,
es decir, hay realimentación.
Para poner en marcha el circuito, se necesita un pulso de inicio que pase de +Vcc a 0 [v].
Posteriormente, la realimentación crea el ciclo de conmutación.
Para diseñar las componentes, basta con seleccionar el tiempo de encendido y un valor de
condensador que exista en la vida real que además respete las restricciones del fabricante .
Para ello se usó la ecuación de diseño (1), de la que se despejó la ecuación (2).
T ON = ln(3) ∙ RC (1)
T ON
R = ln(3)C (2)
Para TON = 30 [s], se escogió C = 0,27 [mF]. Se obtuvo R = 101 [k
Ω ].
Para TON = 5 [s], se escogió C = 0,15 [mF]. Se obtuvo R = 30 [k
Ω ].
Se cumplen las restricciones C > 10 [nF ] y R > 1[kΩ] .
Figura 01
En la , se muestra el circuito temporizador simulado. En la Figura 02
, se muestran
las señales de salida. En la tabla 01, se muestran las mediciones.
Figura 01: Esquema del Temporizador de tres tiempos.
Figura 02: Señales de salidas del temporizador de tres tiempos.
Señal Verde Amarillo Rojo
V [V]
OUT 11.388341 11.999741 11.99987
T [s]
ON 29.938176 5.0231839 29.938176
Tabla 01: Mediciones en el temporizador de tres tiempos.
Aestable Oscilador
Este circuito se utilizó en dos etapas. La primera, para generar una onda cuadrada de
frecuencia 0,5 [Hz], la que actuaría en conjunto con la salida “Verde” del semáforo para
crear una señal de control “ON/OFF”.
La segunda etapa, es la encargada de generar la frecuencia de 500 [Hz] para la señal de
audio.
La estructura del circuito, es la que se muestra en la Figura 03 , vista en clases. Este circuito
permite generar un ciclo de trabajo igual al 50%.
Figura 03: Configuración de Circuito Aestable Oscilador. DyCy = 50%.
Su funcionamiento es muy sencillo: usando R 1 >> R
2 (sobre 2 órdenes de magnitud) se
puede hacer la carga y descarga exclusivamente a través de R , conectándola a la salida.
2
Las ecuaciones (3) y (4) permiten calcular los valores de las componentes para la
frecuencia deseada.
1
f = 0,693(2R C) 2
(3)
1
R2 = 0,693∙2∙f∙C (4)
Escogiendo C = 270 [ μ F], se obtiene R 2 = 5,3 [k Ω ], para una frecuencia de 0,5 [Hz].
Siguiendo el criterio de R
1 >> R
2 (sobre 2 órdenes de magnitud), se escoge R 1 = 500 [k Ω ].
El circuito se muestra en la Figura 04.
Figura 04: Esquema circuito Aestable. DyCy = 50%, f = 0,5 [Hz].
Figura 05: Señal de salida del Aestable Oscilador. DyCy = 50%, f = 0,5 [Hz].
Para el bloque generador de la señal de audio, se repite el procedimiento buscando una
frecuencia de 500 [Hz]. Para ello basta con dividir el valor de C por 1000.
Los valores para los componentes son: C = 0,27 [ μ F], R 2 = 5,3 [k Ω ], frecuencia = 500 [Hz].
R1 = 500 [k
Figura 06
Ω ]. La muestra el circuito simulado.
Figura 06: Esquema circuito Aestable. DyCy = 50%, f = 500 [Hz]. (C = 270 [ nF ])
Figura 07: Señal de salida del Aestable Oscilador. DyCy = 50%, f = 500 [Hz].
Bloques AND
Los bloques “AND” construidos, combinan los contenidos vistos en electrónica A y Sistemas
Digitales. Su función principal en la resolución del problema, es actuar como bloque de
control “ON/OFF” aprovechando las propiedades de corte y saturación de los transistores.
La teoría usada para su construcción es la siguiente:
“Una compuerta lógica AND, sólo entregará un estado lógico alto (+Vcc) si, y sólo si ambas
entradas se encuentran en ese estado (+Vcc). Para cualquier otro caso, la salida será un
estado lógico bajo (GND).”
Además, se usa la propiedad mostrada en la Figura 08 , donde los círculos representan
“negadores”.
Figura 08: Equivalencias entre compuertas lógicas con negación.
La estructura de las compuertas “NOR” e “INV” con transistores se muestra en las
Figuras
09 y 10 respectivamente.
Figura 09: Compuerta “NOR” a base de transistores.
Figura 10: Compuerta “NOT” a base de transistores.
Se diseñan las resistencias para que los transistores entren en corte y saturación. El circuito
simulado se muestra en la Figura 11.
Figura 11: Etapa lógica AND para señal ON/OFF.
Montaje Final
Finalmente, se realiza la conexión de los bloques siguiendo el esquema propuesto en la
Figura 00
. En la Figura 12 se muestra el diagrama esquemático del circuito final.
Figura 12: Diagrama Esquemático Final.
En las
Figuras 13 y 14, se muestra el resultado de la conmutación ON/OFF en la salida de
cada compuerta AND implementada.
Figura 13: Señal ON/OFF de 0,5 [Hz] para activar señal de audio (celeste)
Figura 14: Señal ON/OFF y Señal de Audio.
Figura 15: Señal de Audio de 500 [Hz].
Conclusiones
Esta configuración permitió lograr la conmutación en los tiempos deseados y a la frecuencia
deseada para todos los parámetros. Sin embargo, se sacrificó la forma de onda (senoidal
por una cuadrada), debido a la lenta respuesta del programa simulador a la hora de realizar
pruebas, ya que tardaba alrededor de 30 [s] en simular 0.1 % de la respuesta transiente si
se usaba el generador de onda triangular diseñado en la primera tarea.
Se considera que el resultado cumple con los requisitos más importantes del sistema y es
una solución práctica, funcional y fácil de implementar.
Otro aporte de esta actividad, es que permitió unir contenidos vistos en otras asignaturas,
complementando y ampliando los horizontes del ramo.