UNIVERSIDAD MAYOR DE SAN ANDRES

FACULTAD DE INGENIERÍA

PROGRAMA ANALITICO
Materia:ETN821 - SISTEMAS DIGITALES II

1. IDENTIFICACION
AREA GRUPO SEMESTRE TIPO AUXILIATURA CREDITOS FECHA PRE-REQUISITO
FISICA BASICO TEORICO TRONCAL 1 09 / 11 / 2018

2. OBJETIVOS Y JUSTIFIACION
OBJETIVO DE LA El estudiante, utilizando un lenguaje de programación en hardware y mediante un análisis de los diagramas de tiempo, diseñará sistemas
ASIGNATURA digitales complejos. Asimismo, identificará la estrecha interrelación existente entre el hardware y el software.
JUSTIFICACION Despues de haber cursado esta asignatura el estudiante puede distinguir claramente entre el hardware y software. Aplicando cuando
corresponda las distintas alternativas: logica cableada, logica microprogramada, FPGA, ETC.

3. CAPACIDADES Y COMPETENCIAS
1 El alumno diseñará sistemas digitales complejos a partir de una descripción teórica, planteará un algoritmo (flujograma), para luego representar el circuito
mediante un programa de hardware.
Simulará, mediante diagramas de tiempo, el comportamiento de cualquier circuito para luego ser verificado en laboratorio.

2 Comprenderá la interacción del hardware y el software, además del concepto diferenciado del firmware.
Conceptualmente podrá evaluar las ventajas y desventajas de una solución de hardware respecto de otra de software.
Para un problema dado, será capaz de decidir cuando conviene un circuito de control de lógica cableada o uno de lógica microprogramada.

3 En laboratorio, adquirirá la experiencia necesaria para implementar circuitos digitales síncronos, para culminar con un proyecto de aplicación final.
Realizara un proyecto de aplicación final, utilizando un lenguaje de programación de hardware: VHDL, Verilog, AHPL.

4. MEDIOS DE ENSEÑANZA Y APRENDIZAJE USADOS

EXPOSICION MEDIO AULA MULTIMEDIA EXPERIMENTOS DESARROLLO ESTUDIOS TOTAL
MAGISTRAL AUDIOVISUAL ITERACTIVA PROYECTOS CASOS
25% 10% 10% 10% 20% 25% 0% %

5. ELEMENTOS DE EVALUACION
EX. PARCIALES EX. FINAL PRACTICAS ASISTENCIA PARTICIPACION EXPOSICION PROYECTOS TOTAL
50% 0% 20% 0% 5% 10% 15% %

6. BIBLIOGRAFIA
NRO. AUTOR TITULO AÑO EDITORIAL/Nro.EDICIO PAIS/CIUDAD
N
1 Andrew Rushton. VHDL FOR LOGIC SYNTHESIS”. 2011 John Wiley & Sons USA
2 Pong Chu “RTL HARDWARE DESIGN USING VHDL, Coding for 2006 John Wiley & Sons Inc USA
Efficiency, Portability, and Scalability
3 Hill - Peterson DIGITAL SYSTEMS: HARDWARE ORGANIZATION & DESIGN 1987 John Wiley & Sons USA
4 National NON VOLATILE MEMORY DATA BOOK 1990 National USA
5 National Advanced CMOS Logic Databook 1990 National USA

6. PROGRAMA CAPITULO CONTENIDOS

1 CAPITULO 1. DEL AHPL AL VHDL
1.1 Tecnología de los Dispositivos.
1.2 Representación de Sistemas.
1.3 Niveles de Abstracción.
1.4 Flujograma de Desarrollo.
1.5 Lenguajes de Descripción de Hardware.

3 CAPITULO 2. FUNDAMENTOS DE DISEÑO CON AHPL

2.1 Introducción.
2.2 Transferencia de Registros.
2.3 Buses de Transferencia.
2.4 Buses de Interconexión de Sistemas.
2.5 Secuencia de Control.
2.6 Implementación de la Unidad de Control.
2.7 Transferencias Condicionales.

5 CAPITULO 3. SINTAXIS DEL AHPL

3.1 Convenciones de Operandos.
3.2 Operadores AHPL.
3.3 Operadores Mixtos.
3.4 AHPL para Lógica Combinacional.
3.5 Módulos de Sistemas.
3.6 Sentencias AHPL.
3.7 Subsistemas Asincrónicos.
3.8 Reducción en base a un estudio de tiempos.

page 1 / 3
 UNIVERSIDAD MAYOR DE SAN ANDRES
FACULTAD DE INGENIERÍA

3.9 Arreglos de Memoria.

3.10 Ejemplo Controlador de Maquinas Herramienta

7 CAPITULO 4. ARQUITECTURA Y PROGRAMACIÓN EN HARDWARE

4.1 Organización básica de un pequeño computador.
4.2 Juego de Instrucciones.
4.3 Programación.
4.4 Direccionamiento Indirecto e Indexado.
4.5 Lenguaje Assembler.
4.6 Organización del Computador.
4.7 Clasificación de Instrucciones.
4.8 Instrucciones de Referencia a Memoria.
4.9 Programa de Control AHPL.
4.10 Instrucciones Operativas.

9 CAPITULO 5. FIRMWARE / MICROPROGRAMACIÓN

5.1 Definición de: software, hardware y firmware
5.2 Control del Microprograma
5.3 Lógica Cableada versus Lógica Microprogramada.
5.4 Codificación de las Microinstrucciones
5.5 Circuitos alternativos para implementar los pasos de control.

11 CAPITULO 6. ANÁLISIS TEMPORAL DE CIRCUITOS DIGITALES

6.1 Metodologías de Temporización.
6.2 Disparo de borde de Reloj.
6.3 Disparo de Nivel.
6.4 Calculo de la Máxima Frecuencia de Operación.
6.5 Desfase del Reloj (Clock Skew).
6.6 Metaestabilidad.

13 CAPITULO 7. ESTUDIO COMPARATIVO DEL HARDWARE

7.1 Lógica Cableada.
7.2 Lógica Microprogramada.
7.3 PLDS, FPGA, ASIC
7.4 Otros Dispositivos.

7. CRONOGRAMA
1 1.1 Tecnología de los Dispositivos.
1.2 Representación de Sistemas.
1.3 Niveles de Abstracción.

2 1.4 Flujograma de Desarrollo.

1.5 Lenguajes de Descripción de Hardware.

3 2.1 Introducción.
2.2 Transferencia de Registros.
2.3 Buses de Transferencia.

4 2.4 Buses de Interconexión de Sistemas.

2.5 Secuencia de Control.
2.6 Implementación de la Unidad de Control.
2.7 Transferencias Condicionales.

5 3.1 Convenciones de Operandos.

3.2 Operadores AHPL.

6 3.3 Operadores Mixtos.

3.4 AHPL para Lógica Combinacional.
3.5 Módulos de Sistemas.

7 3.6 Sentencias AHPL.

3.7 Subsistemas Asincrónicos.
3.8 Reducción en base a un estudio de tiempos.

8 3.9 Arreglos de Memoria.

3.10 Ejemplo Controlador de Maquinas Herramienta

9 4.1 Organización básica de un pequeño computador.

4.2 Juego de Instrucciones.

10 4.3 Programación.
4.4 Direccionamiento Indirecto e Indexado.

11 4.5 Lenguaje Assembler.

4.6 Organización del Computador.

12 4.7 Clasificación de Instrucciones.

page 2 / 3
 UNIVERSIDAD MAYOR DE SAN ANDRES
FACULTAD DE INGENIERÍA

4.8 Instrucciones de Referencia a Memoria.

13 4.9 Programa de Control AHPL.

4.10 Instrucciones Operativas.

14 5.1 Definición de: software, hardware y firmware

5.2 Control del Microprograma

15 5.3 Lógica Cableada versus Lógica Microprogramada.

5.4 Codificación de las Microinstrucciones

16 5.5 Circuitos alternativos para implementar los pasos de control.

17 6.1 Metodologías de Temporización.
6.2 Disparo de borde de Reloj.

18 6.3 Disparo de Nivel.

6.4 Calculo de la Máxima Frecuencia de Operación.

19 6.5 Desfase del Reloj (Clock Skew).

6.6 Metaestabilidad.

20 7.1 Lógica Cableada.

7.2 Lógica Microprogramada.
7.3 PLDS, FPGA, ASIC
7.4 Otros Dispositivos.

21 ASIGNACION DE PROYECTOS
22 DESARROLLO DE PROYECTOS
23 DESARROLLO DE PROYECTOS
24 DESARROLLO DE PROYECTOS
25 DESARROLLO DE PROYECTOS
26 DESARROLLO DE PROYECTOS
27 DESARROLLO DE PROYECTOS
28 DESARROLLO DE PROYECTOS
29 DEFENSA FINAL DE PROYECTOS
30 DEFENSA FINAL DE PROYECTOS

La Paz, 09 de Noviembre de 2018

page 3 / 3