MULTIPLICADOR JERÁRQUICO DE 5 BITS

DESCRIPCIÓN GENERAL
El multiplicador jerárquico de 5 bits realiza la operación de multiplicación binaria entre los dos
operadores que ingresan por los puertos X y Y y muestra el resultado en el puerto Z.

La arquitectura del sistema es jerárquica y se implementa usando un arreglo de

multiplicadores de 1 bit. Se forman renglones de multiplicadores, donde el sistema general,
con dos operadores de entrada (x y y) de m y n bits respectivamente, usará m*n
multiplicadores de 1 bit, arreglados en n filas de m multiplicadores.

DIAGRAMA DE CAJA NEGRA

Ilustración 1: Diagrama de caja negra del multiplicador comportamental de 5 bits

DESCRIPCIÓN DE PUERTOS
• X: Es el puerto de entrada de datos de 5 bits para el multiplicando.
• Y: Es el puerto de entrada de datos de 5 bits para el multiplicador.
• Z: Es el puerto de salida de datos de 10 bits que contiene el resultado de ejecutar la
operación: Z=A*B

1
ARREGLO DE PINES

Ilustración 2: Diagrama de caja negra del multiplicador comportamental de 5 bits

2
DIAGRAMA DE BLOQUES

Ilustración 3: Diagrama de bloques del multiplicador comportamental de 5 bits.

3
CARACTERÍSTICAS DEL CIRCUITO
Nota 2: Las siguientes características aplican para un voltaje de alimentación de 3.3V y una temperatura
de operación de 35°C.
Parámetro Valor
Ruta crítica NA
Transistores usados 1100
Área 2,68536x109
Costo $52.68

4
SIMULACIÓN LÓGICA

Ilustración 4: Simulación lógica del multiplicador comportamental de 5 bits.

5
DIAGRAMA ESQUEMÁTICO

Ilustración 5: Diagrama esquemático del multiplicador comportamental de 5 bits.

6
PLANO DE FABRICACIÓN

Ilustración 6: Plano de fabricación del multiplicador comportamental de 5 bits.