Sei sulla pagina 1di 4

SISTEMAS DIGITALES I

Deber del Segundo aporte


Profesora: MSc. Sara Ríos Paralelo: 2
Fecha de Entrega: lunes de la semana 12 del semestre.

1. Diseñe un decodificador 4 a 16 con sòlo mòdulos decodificadores 3 a 8. Suponga que cada


decodificador 3 a 8 tiene una entrada de habilitaciòn activa baja G1, y una entrada de habilitaciòn
activa alta G2.

2. Diseñe un convertidor de còdigo que convierta un nùmero de 4 bits del còdigo Gray al còdigo
binario.

3. Diseñe un mòdulo sumador completo con entradas de datos A y B, acarreo de entrada Cin, salida
de suma S, y acarreo de salida Cout.
a) Utilice un decodificador 3 a 8 y compuertas NAND
b) Utilice un multiplexor de 4 a 1 (C.I. 74153)

4. Determine la lista de minitèrminos de la funciòn f(A,B,C,D) realizada por el circuito de la


siguiente figura.

D0
A

_
A D1
MUX
4-1 Y
1 D2

0 D3
B A

B.H C.H
D0
MUX Y
2-1 f (A,B,C,D)
D1
S
A
_ D0
A D.H

A D1
1 MUX
_ 4-1 Y
A D2
0

A D3
0 B A

B.H C.H

5. Diseñe un restador , que reste 2 dìgitos BCD: A y B, utilizando el mètodo de complemento a 2


(A – B = A + ~ B + 1) , si A<B , entonces, deberà mostrar una salida ERROR, indicando que no se
puede realizar la resta, y el resultado serà 0 .

6. Hay que comparar 3 nùmeros de 4 bits: x(x3,x2,x1,x0) , Y(y3,y2,y1,y0) y Z(z3,z2,z1,z0). Utilice


comparadores de magnitud 7485 y compuertas adicionales para diseñar un circuito que implante la
siguiente tabla de verdad:
Condiciòn f0 f1 f2 f3 f4 f5 f6 f7

X>Y>Z 0 0 0 0 0 0 0 1
X>Z>Y 0 0 0 0 0 0 1 0
Y>X>Z 0 0 0 0 0 1 0 0
Y>Z>X 0 0 0 0 1 0 0 0
Z>X>Y 0 0 0 1 0 0 0 0
Z>Y>X 0 0 1 0 0 0 0 0
Z=Y=X 1 0 0 0 0 0 0 0
Otro caso 0 1 0 0 0 0 0 0

7. Realice el diseño modular de una màquina convertidora de còdigos. Esta tendrà 2 entradas de datos
binarios, A y B, de 4 bits cada una, y 2 entradas de control, S1 y S2, de un bit cada una. La salida Z
presentarà el nuevo còdigo de A ò B, segùn las siguientes condiciones:

 Si S1=1 y S2=1, entonces Z = la conversión del dato A+B en còdigo XS3.


 Si S1=1 y S2=0, entonces Z = la conversión del dato B en Gray.
 Si S1=0 y S2=1, entonces Z = la conversión del dato A en NBCD.
 Si S1=0 y S2=0, entonces: Si A>B, entonces, Z = A – B, convertido en XS3.
Si B>A, entonces, Z = B – A, convertido en NBCD.

Para el diseño, puede emplear sumadores, comparadores, puertas, etc.


El diagrama de bloques es como sigue:

4
A 4

CIRCUITO DIGITAL Z
CONVERTIDOR DE CODIGO
B

S1.H S2.H

8. Diseñar un Flip Flop tipo J - R activado por flanco positivo del reloj, que funcione segùn la
siguiente tabla:
+Vcc

J R Qn + 1
Preset
Q.H
0 0 Qn J.H
0 1 1
R.H
1 0 0
1 1 Qn CLK.H
Clear Q.L

Clear.L
Se pide:
a) La tabla completa de diseño del decodificador.
b) Los mapas del decodificador, incluyendo las expresiones resultado. No implemente.
c) Convertir el Flip Flop JR en un Flip Flop JK. Presente las expresiones resultado y la
implementaciòn.
d) Presente el còdigo VHDL del Flip Flop JR.

9. Teniendo la siguiente función:

F=[ ( D+D A )+C B ] . [ C ( B + A B D ) ]

Considere las lógicas siguientes: A.H, B.H, C.H, D.H, F.H


Se pide:
a) Implemente la funciòn F.H utilizando 1 MUX de 8 a 1 y puertas adicionales.
b) Implemente la funciòn F.H utilizando Decodificadores de 4 a 16.
c) Implemente la funciòn con una memoria EEPOM. Indique el tamaño de la misma.

10. Diseñe un circuito digital, para convertir dos nùmeros Gray. Este circuito tiene dos entradas en
còdigo Gray P y T de 3 bits cada una, y la salida W, que presentarà el nuevo còdigo de P ò T
segùn la tabla que se presenta a continuación:

Si (P)2 > (T)2 → W = (P - T) en còdigo XS3


Si (P)2 = (T)2 → W = (2 * T) en còdigo Binario
Si (P)2 < (T)2 → W = (P + T) en còdigo NBCD

3 ( P )2
Convertidor de
Gray a Binario
( P )GRAY Circuito
w
Convertidor
Convertidor de
Gray a Binario
( T )GRAY
( T )2
3
Para la conversión de Gray a Binario fìjese en el siguiente ejemplo: (101010)Gray → (110011)2
Presentar:

a) El diagrama de bloques completo de la Màquina Convertidora de Còdigo, mostrando claramente la


funciòn que realiza cada bloque.
b) La implementaciòn completa del circuito, utilizando circuitos integrados MSI y puertas adicionales.
Incluya el diseño mediante el mètodo clàsico del convertidor de Gray a Binario. Indique claramente
las conexiones, nombre de las señales y de los integrados usados.

11. Se da el siguiente diagrama de bloques de un Circuito Digital , el cual recibe 4 entradas P, T, K y X en BCD
de 4 bits cada una. Tiene además dos entradas selectoras S1.H y S0.H, la señal del Reloj Clock.H y la señal
de borrado Reset.L. La salida final del circuito N se presentará a través de un Display.
(P)BCD
4
7
(T)BCD Circuito
4
Digital
(K)BCD N
4
(X)BCD
4
S1.H S0.H Clock.H Reset.L

Tome en cuenta que el circuito digital está constituido por los siguientes integrados y conexiones. Asuma que el
Decodificador para Display se encuentra empaquetado con el nombre Dec_paq y que el nombre del componente es
Dec. Considere que el display está fuera del circuito digital. Para las conexiones avance de arriba hacia abajo y de
izquierda a derecha. Considere como MSB a P(3) y como LSB a T(3) por ejemplo.

(P)BCD I0
4
a
(T)BCD I1 Registro Dec b
4 L M N
4MUX-4to1 c
(K)BCD I2 Y D Q W d
4 4 e
4 7
(X)BCD I3 f
4 CLK g
EN
S1 S0 EN
RESET

S1.H S0.H
Clock.H Reset.L
Se pide:
a) Escriba el código VHDL del bloque de 4MUX 4 – 1. (9 puntos)
b) Escriba el código VHDL del bloque Registro. (9 puntos)
c) Empaquete los elementos creados en a) y en b) (9 puntos)
d) Implemente el Circuito Digital en VHDL usando descripción estructural o lógica (9 puntos)