Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
1
TECNICAS DE INTEGRACIÓN
LABORATORIO N°6
COMPUERTAS LÓGICAS CON MICROWIND
Abstract— The purpose of this practice is learn how tiempo se utiliza lo que se conoce como “layout simbólico”,
to use the software Microwind 2.0 and see how the con la cual el diseñador dibuja una notación simplificada de
response of the designs is by making the simulations la estructura del layout.
with the different models, level 1, 2 and Nm9. Dicha notación expresa sólo la ubicación relativa de los
Furthermore, we are going to use the dsch2 tool that distintos componentes de diseño (transistores, contactos,
provides the way to design in microwind by making the hilos), y las coordenadas absolutas de estos componentes
schematic in dsch2. A Verilog file is generated by dsch2 las determina automáticamente el editor por medio de un
and it is compiled by Microwind in order to create “compactador”. El compactador traduce las reglas de diseño
standard cells in microwind. en un conjunto de restricciones sobre las posiciones de los
componentes, y resuelve un problema de optimización
Términos clave—Compuerta, tecnología C-MOS, sometida a restricciones para minimizar el área u otra
CAD, Microwind, DSCH. función de coste.
Los editores de layout utilizan diagramas de barras para
1. INTRODUCCIÓN presentar los diferente materiales de una manera
L
simplificada. Estas barras de material presentan diferentes
A practica de laboratorio reportada en el presente colores o “achurados” que permiten diferencias los
documento tiene como objetivo el hacer un primer elementos bajo diversas condiciones de visualización. En la
acercamiento a la herramienta de diseño asistido figura 1 se aprecian estas características.
por computadora DSCH2. Esta herramienta compila el
esquemático diseñado a un circuito en el lenguaje de
descripción de hardware Verilog, el cual es usado por el
paquete de software Microwind para realizar un diseño del
circuito en celdas estándar.
2. MARCO TEÓRICO
El desarrollo de los circuitos integrados nos ha llevado en la
actualidad hasta una muy grande escala de integración
(VLSI) para satisfacer la gran cantidad de exigencias del
mercado actual, tales como un bajo consumo de potencia,
fiabilidad a altas frecuencias, reducido tamaño y algunas
otras restricciones técnicas que tienen consecuencias
importantes en todo el proceso de diseño.
En el proceso de diseño, el diseñador dispone de una gran
cantidad de herramientas de diseño asistido por
computadora (CAD), las cuales están por lo general
integradas en un mismo entorno para facilitar su Figura 1: Símbolos y representaciones del layout
implementación. mediante diagramas de barras.
Para la fabricación de cualquier circuito integrado
b. Chequeo de reglas de diseño (Design
requerimos primero del diseño de un layout que
Rule Checker)
corresponde a la distribución de las diferentes capas de
material que conforman el circuito integrado. El layout de un circuito que haya de fabricarse por medio
A partir del layout se define el proceso de fabricación a de un proceso determinado debe verificar una serie de
utilizar como son los procesos fotolitográficos para la reglas de diseño, que son un conjunto de restricciones del
transferencia de patrones geométricos a la oblea, zonas de layout para tratar de asegurar en lo posible la operación
impurezas, etc. La creación del layout es una de las partes correcta de los circuitos manufacturados. Estas reglas
más críticas del diseño debido a que se definen puntos que usualmente especifican las anchuras mínimas de líneas que
son directamente proporcionales al costo económico del representan objetos físicos (tales como interconexiones de
mismo como el ancho de la pista, la cantidad de material a metal y polisilicio o áreas de difusión), dimensiones
utilizar, velocidad, área, y consumo de potencia. mínimas de ciertas geometrías o separaciones mínimas
permitidas entre zonas. Además de las reglas de espaciado y
a. Editor del layout anchura mínima, también se definen reglas de
Con esta herramienta se logra una edición física de lo que “composición”, para asegurar que los componentes están
va a ser el dispositivo. El nivel físico ocupa la mayor parte bien formados.
del tiempo de diseño del dispositivo, para reducir este
Universidad Nacional de Colombia. D. Herrera 260804, E. Lievano 260810, S. Quintero 260823. 2
Las reglas de diseño pueden ser verificadas con la ayuda de
un Design Rule Checker (DRC). Esta herramienta utiliza Compuerta NAND:
como entradas el layout físico de un diseño y una
VDD
5
V
3. PROCEDIMIENTO
Q3
Circuito implementado
Pspice nand
Compuerta NOR:
Se aplicó una señal cuadrada de 62.5 Mhz en una de las Layout compuerta Xor
entradas y se obtuvo en la respuesta del circuito un tiempo
de subida de 183 ps y un tiempo de bajada de 103 ps, luego Se generó el layout de la compuerta xor con las
de extraer el modelo Pspice se realizó la simulación para herramientas de software Dsch 2.0 y Microwind, luego de
poder hacer la correspondiente comparación, los resultados tener el layout creado se procedió a realizar la simulación
obtenidos fueron: en Microwind, dejando una entrada variable y la otra
entrada fija a Vdd, se obtiene la siguiente respuesta:
Compuerta de transmission:
VDD
5V
Q3
VDD
5V
Q4
Q5
Q6
Compuerta de transmission CMOS
Circuito implementado
A.
En la grafica siguiente se muestra el layout de la
Compuerta de Transmisión corregido para cumplir las
reglas del CNM25. Como se observa este layout esta
compuesto de solo dos transistores P y dos N, los
Universidad Nacional de Colombia. D. Herrera 260804, E. Lievano 260810, S. Quintero 260823. 6
Mcgraw-hill, 2006.
[2] E. Sicard, User Manual Lite Version,
www.microwind.org, 2006.
[3] http://es.wikipedia.org/wiki/MOSFET
5. CONCLUSIONES
6. BIBLIOGRAFÍA