Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
TRANSISTORES DE EFEITO DE
CAMPO MOS (MOSFETs)
1
INTRODUÇÃO
2
4.1- ESTRUTURA E OPERAÇÃO FÍSICA DO DISPOSITIVO
O MOSFET tipo enriquecimento é o tipo de transistor de efeito de campo mais
usado.
4.1.1- A estrutura do dispositivo
Estrutura física do MOSFET tipo enriquecimento canal n ou NMOS.
Largura Metal SiO2(espessura tox ) é um excelente isolante
↘ ↓
Região da fonte W Dióxido de silício (SiO2)
↓ isolante
(S) → dopada ↘
tipo n n+
canal
Substrato (corpo - L n+ ↖Região do dreno (D) p corpo
B) tipo p (lâmina p dopada tipo n
de silício)
Metal
L → comprimento do canal
W → largura do canal (b)
(a)
Figura 4.1- Estrutura física do NMOS tipo enriquecimento: (a) Vista em perspectiva ;
(b) secção transversal. Tipicamente (em 2003) L = 0.1 a 3 µm, W = 0.2 a 100 µm, e a espessura da
camada de óxido (tox) da ordem de 2 a 50 nm.
o
1 nanômetro (nm) = 10-9 m ou 0,001 µm e 1 angstrom ( A ) = 10-1 nm = 10-10 m
3
MOSFET tipo enriquecimento canal n ou NMOS.
4
O substrato forma uma junção pn com as regiões de fonte e dreno. Na operação
normal, essas junções são mantidas reversamente polarizadas o tempo todo. Como o
dreno terá uma tensão positiva em relação à fonte (S), as duas junções pn podem
estar em corte simplesmente conectando-se o terminal do substrato (B) ao terminal
da fonte (S).
Vamos considerar ser esse o caso na descrição da operação do MOSFET. Portanto, aqui,
o corpo será considerado como não tendo efeito sobre a operação do dispositivo e o
MOSFET será tratado como um dispositivo de três terminais: porta (G) , fonte (S) e
dreno (D). Será mostrado que uma tensão aplicada na porta controla o fluxo de
corrente entre a fonte e o dreno. Essa corrente circulará no sentido do dreno para a
fonte na região denominada região do canal . Essa região tem um comprimento L e
uma largura W, dois parâmetros importantes do MOSFET.
Tipicamente, L encontra-se em uma faixa de 0,1 a 3 m e W está na faixa de 0,2 a
100 m (em 2003) . Observe que o MOSFET é um dispositivo simétrico; portanto, sua
fonte e seu dreno podem ser trocados sem alterações nas características do dispositivo.
2003 → Lmin = 0,13 m e Wmin = 0,16 m
2006 → Lmin = 0,065 m ou 65 nm
2014 → Lmin = 25 nm
1 nanômetro (nm) = 10-9 m ou 0,001 µm e 1 angstrom ( o ) = 10-1nm = 10-10m
A
** polarização direta → material tipo p com potencial mais alto que o tipo n
5
Estrutura física do MOSFET tipo enriquecimento canal n ou NMOS.
n+
L
n+
tipo p
Região do
canal
** polarização direta → material tipo p com potencial mais alto que o tipo n
6
4.1.2- Operação sem tensão de porta
Sem a tensão de polarização aplicada à porta, vGS , o dispositivo não trabalha, porque
não existe um caminho entre dreno e a fonte para a circulação da corrente quando for
aplicada uma tensão vDS.
vGS = 0 vDS ≠ 0
vGS = 0
7
4.1.3- Criando um canal para a circulação da corrente
Quando uma tensão vGS for aplicada será induzido um canal n. O valor de vGS
mínimo para formar um canal é chamado de tensão de limiar (Vt ). Uma
corrente circulará pelo canal quando uma tensão vDS for aplicada.
vDS = 0
região n induzida
rica em elétrons
região de depleção -
repleta de cargas negativas
Figura 4.2 – O transistor NMOS tipo enriquecimento com uma tensão positiva
aplicada à porta (vGS ). Um canal n é induzido na superfície do substrato, embaixo da
8
porta.
4.1.4- Aplicando um pequeno valor de vDS
vGS ≥ Vt vDS pequeno
↓iG = 0 D
S
↑iS = iD
↓iD Quando vGS excede Vt , mais
elétrons são atraídos para o
canal. O resultado é um canal de
maior condutância ou,
iD 0 equivalentemente, de resistência
reduzida.
Vt → tensão de limiar
Figura 4.3 – Um transistor NMOS com vGS > Vt e com um pequeno vDS aplicado. O
dispositivo age como uma condutância controlada por vGS. Especificamente, a condutância
do canal é proporcional a vGS - Vt e, portanto, iD é proporcional a (vGS - Vt) vDS . Observe
que a região de depleção não é mostrada (por simplicidade).
9
Para valores de vDS pequeno, próximo de 50 mV, Fig. 4.4, o MOSFET está
operando como uma resistência linear cujo valor é controlado por vGS . A
resistência é infinita para vGS Vt (iD = 0) e seu valor diminui quando vGS
excede Vt .
iD (mA)
Fig. 4.3
iD = 0
vDS (mV)
vGS ≤ Vt sobretensão de condução→ vOV vGS Vt
vGS Vt vOV
Figura 4.4 – Característica iD – vDS do MOSFET na Fig. 4.3, quando a tensão aplicada entre fonte
e dreno, vDS , é pequena. O dispositivo opera como um resistor linear, cujo valor é controlado
por vGS
10
4.1.5- A operação com o aumento de vDS
VGS > Vt
iG = 0 iS = i D
Figura 4.5 – Operação do transistor NMOS com enriquecimento quando aplicamos uma tensão vDS.
O canal induzido adquire uma forma estreitada no dreno e sua resistência aumenta à medida que
aumentamos vDS . Aqui, vGS é mantida constante em um valor maior que Vt .
11
À medida que aumentamos vDS, o canal se torna mais estreito e sua resistência
aumenta . Portanto, o gráfico iD – vDS não será mais uma linha reta, mas uma curva.
Triodo ↓ Saturação
A curva entorta porque a
resistência do canal ↖ A corrente satura
aumenta com vDS ↘ porque o canal
estrangula no final,
e vDS não mais afeta
o canal
Praticamente uma linha reta ↗
para vDS pequeno. vGS ≤ Vt → Corte
↑
vDSsat = vGS - Vt
Figura 4.6 – A corrente de dreno iD versus a tensão dreno-fonte vDS para um transistor NMOS
tipo enriquecimento operado com vGS > Vt .
12
Quando aumentamos vDS até o valor que reduz a tensão entre a porta e o dreno
para Vt isto é : vGD = Vt ou vGS - vDS = Vt ou vDS = vGS – Vt
pois: vGS - vDS = Vt → vG - vS – vD + vS = Vt → vG – vD = Vt → vGD = Vt
Aumentar vDS além desse ponto, o efeito é pequeno sobre o canal, e a corrente pelo
canal se mantém constante a partir de vDS = vGS – Vt. A corrente de dreno então
satura, a partir desse ponto o MOSFET inicia sua operação na região de saturação.
A tensão vDS em que ocorre a saturação é representada por vDS sat .
Figura 4.7 – Aumentar vDS faz com que o canal adquira uma forma estreitada (trapezoidal).
Eventualmente, quando vDS atinge vGS - Vt , o canal é estrangulado na extremidade do dreno.
Aumentar vDS acima vGS - Vt tem pouco efeito (teoricamente, nenhum), sobre a forma do canal.
14
vDS vGS – Vt vDS ≥ vGS – Vt
vDS = vGS – Vt
vDS
Fig. 4. 11- As características iD – vDS (pag. 151) vGS < Vt (corte)
Região de triodo
vGD > Vt → (vG – vD ) > Vt → vG - vS – vD + vS > Vt
(vG - vS ) – (vD - vS ) > Vt
vGS - vDS > Vt → vDS < vGS – Vt
Região de saturação
vGD ≤ Vt → (vG – vD ) ≤ Vt → vG - vS – vD + vS ≤ Vt →
(vG - vS ) – (vD - vS ) ≤ Vt →
vGS - vDS ≤ Vt → vDS ≥ vGS – Vt 15
4.1.6- Determinação da relação iD – vDS pag. 146
W 1 2
iD ( nCox ) ( vGS Vt )vDS vDS
L 2
W
→ razão de aspecto do MOSFET
L
O comprimento mínimo de canal (Lmin) é utilizado não apenas para caracterizar o
processo tecnológico (ou tecnologia de fabricação), mas também como parâmetro
que é continuamente reduzido à medida que a tecnologia avança.
Ex. 2003 → Lmin = 0,13 m e Wmin = 0,16 m
2006 → Lmin = 0,065 m ou 65 nm
2014 → Lmin = 25 nm
o
1 nanômetro (nm) = 10-9 m ou 0,001 µm e 1 angstrom ( A ) = 10-1 nm = 10-10 m
Exemplo 4.1 17
4.1.7- O MOSFET canal p pag. 149
• Além disso, a corrente iD entra pelo terminal da fonte e sai pelo terminal
do dreno.
Dreno Fonte
D↓ ↓S
tipo n
B 18
4.1.8- MOS complementar ou CMOS pag. 149
Atualmente o CMOS é a tecnologia mais usada em CI, tanto analógico como digital.
cavidade n
corpo tipo p
Figura 4.9 - Seção transversal de um circuito integrado CMOS. Observe que o transistor
PMOS é formado na região separada , do tipo n, conhecida como cavidade ou poço n.
Outro arranjo também é possível em que o corpo de tipo n é usado e o dispositivo
NMOS é formado em uma cavidade p. Não são mostradas no diagrama as conexões que
devem ser feitas no corpo tipo p e na cavidade n. Essa última serve como terminal de
corpo para o dispositivo canal p. 19
4.2- AS CARACTERÍSTICAS DE CORRENTE-TENSÃO - pag. 150
4.2.1- O símbolo para circuito
MOSFET tipo enriquecimento de canal n (NMOS)
Símbolo Símbolo modificado Símbolo simplificado
iG = 0 ↓ iD
G →
↓ iS = iD
Obs.:- A convenção esquemática adotada no livro é o fluxo de corrente de cima para baixo.
Figura 4.10- (a) Símbolo para circuito do MOSFET tipo enriquecimento de canal n. (b) Símbolo
modificado para circuito com seta indicada no terminal de fonte (S) para distingui-lo do dreno (D)
e indicar a polaridade do dispositivo (isto é, canal n). (c) Símbolo simplificado para circuito para
ser empregado quando a fonte está conectada ao corpo ou quando o efeito do corpo não é
importante na operação do dispositivo .
20
4.2.2- As características iD - vDS pag. 150
As curvas características na Fig. 4.11 (b) indicam que há três regiões de operação: a
região de corte, a região de triodo e a região de saturação. A região de saturação é
usada se o FET for operar como amplificador. As regiões de corte e de triodo são
usadas para operar como chave.
Triodo Saturação
vDS ≤ vGS - Vt vDS ≥ vGS - Vt
características iD – vDS → família de
curvas, cada uma é medida com um
valor constante de vGS
Região de triodo
Para o MOSFET operar na região de triodo, precisamos primeiro
induzir o canal:
22
Na região de triodo, as características iD - vDS podem ser descrita como:
W 1 2 kn, nCox
iD kn, ( v V ) v v em que
L
GS t DS DS
2
k’n é o parâmetro de transcondutância do processo, o qual determina o valor
da transcondutância do MOSFET, seu valor é determinado pela tecnologia de
fabricação.
Se vDS for suficientemente pequeno, podemos desprezar vDS2 então:
W 1 2
iD kn,
W
( vGS Vt )vDS
iD kn, ( v
GS V ) v
t DS v DS →
L 2 L
Região de saturação
E o canal deve estar estrangulado no final do dreno pelo aumento de vDS até que:
vGS
Figura 4.12- As características iD - vGS para um transistor NMOS tipo enriquecimento na saturação
(Vt = 1V, k’n W/L = 1,0 mA/V2).
25
Modelo equivalente de circuito para grandes sinais na região de saturação
A Fig. 4.13 ilustra uma representação de circuito para o MOSFET operando na
região de saturação. Essa figura é o modelo equivalente de circuito para
grandes sinais, independente da tensão de dreno vDS .
→ existe canal
→ saturação
1 ,W
iD kn ( vGS Vt )2
2 L v DS VOV
Figura 4.13 – Modelo equivalente de circuito para grandes sinais de um MOSFET canal n
operando na região de saturação.
26
Fazer: Exercícios 4.4 e Exercícios 4.5
Exercícios 4.6 – Um transistor NMOS com Vt = 0,7 V conduz uma corrente iD = 100 A
quando vGS = vDS = 1,2 V .
VOV vGS Vt
VOV 1,5 0,7 0,8V → VOV 0,8V → VOV 0 → Existe canal
2º) Verificar em que região o MOSFET está: Se: vGD Vt
vDS = 3 V e VOV = 0,8V ou
Como vDS VOV → 3V 0 ,8V → Reg. de saturação vDS vGS Vt
vDS VOV
1 W 1 W 2 1 ,W
iD kn, ( vGS Vt )2 kn, VOV → iD kn 0,82 Reg. de saturação
2 L 2 L 2 L
↗
Fórmula de iD na saturação W
k n, → não temos 27
L
W
Determinando k n,
L
NMOS com Vt = 0,7 V e iD = 100 A quando vGS = vDS = 1,2 V
VOV VGS Vt → VOV 1,2 0,7 0,5V → VOV 0,5V → V 0 →existe canal
OV
1 ,W 2
iD kn VOV
2 L
Fórmula de iD na saturação
1 ,W W A
100 A kn 0,52 → kn, 800 2
2 L L V
1 ,W 1
iD kn 0,82 → iD 800( 0 ,8 )2 → iD 256 A
2 L 2
28
(b) Calcule rDS para vDS pequeno e vGS = 3,2 V Vt = 0,7 V
1
v W 1 1
rDS DS kn, ( vGS Vt )
iD vDS pequeno L W W
vGS VGS kn, ( vGS Vt ) kn, VOV
L L
v DS 1 1
rDS 6
500
iD W
v DS pequeno
vGS VGS k n, VOV 800 x10 2,5
L
29
4.2.3- A resistência de saída finita na saturação
1 ,W
iD kn ( vGS Vt )2
2 L
A equação acima indica que, na saturação, iD é independente de vDS. Isso,
entretanto, é uma idealização, na prática, aumentar vDS além de vDSsat afeta o
canal. A Fig. 4.15 mostra que com o aumento de vDS acima de vDSsat o
comprimento do canal é reduzido de L a L - ∆L. Esse fenômeno é conhecido
como modulação do comprimento do canal.
modulação do comprimento do canal
↘
vDS vDSsat
vDSsat = vGS - Vt
L 'vDS
’ é um parâmetro do processo tecnológico
com dimensão de µm/V
Figura 4.15 – Ao aumentar vDS além vDSsat , o ponto de estrangulamento do canal se move
levemente do dreno para a fonte e, portanto, o comprimento do canal é reduzido (∆L).
30
Quando a modulação do comprimento do canal é levado em consideração o
valor de iD na saturação fica dependente da vDS. A expressão de iD fica:
1 ,W ↓ levado em consideração a
Eq. 4.22 iD kn ( vGS Vt ) (1 vDS )
2
modulação do comprimento
2 L do canal
' m / V ↓
'
Onde
L m
→
L
V
1
L 'vDS L
' µm/V
vDS
31
A Fig. 4.16 apresenta um conjunto de características típicas iD - vDS mostrando o
efeito da modulação do comprimento do canal.
A dependência linear de iD com vDS na saturação está representada pelo fator (1 + λvDS)
na Eq. 4.22. Na Fig. 4.16 quando as linhas retas da característica iD – vDS são extrapoladas,
elas interceptam o eixo vDS no ponto vDS = -VA , em que VA é uma tensão positiva. A
Equação 4.22 indica que iD = 0 em vDS = -1/ λ . Segue que VA = 1/ λ
1 ,W
Eq. 4.22 iD kn ( vGS Vt )2 ( 1 vDS )
2 L
iD
1
Para iD = 0 na eq. 4.22 → vDS
1
Portanto: VA V
A tensão VA é um parâmetro
tecnológico de processo com
dimensão V (tensão).
vDS
1 ' '
VA V Onde: V
1
L L
1 1
VA VA L
'
'
1
L onde: VA'
'
VA VA' L
A tensão VA é semelhante a tensão Early do TBJ, por isso ela é chamada de tensão
Early.
’ é um parâmetro do processo tecnológico com dimensão de µm/V
33
Quando a modulação de canal é levada em consideração, o valor de iD fica
dependente de vDS. Portanto, para um dado valor de vGS , uma variação ∆vDS
significará uma correspondente variação de ∆iD . Consequentemente a resistência de
saída da fonte de corrente que representa iD na saturação não é mais infinita.
Definindo a resistência de saída ro como :
1 ,W
iD kn ( vGS Vt )2 ( 1 vDS )
2 L
1
iD 1
ro ro
1
VA
DS vGS cons tan te 1 K ' W (V V )2
v D D
2 n L GS t
ID onde VA
1
V
v DS vGS Vt
vDS VOV
VOV VGS Vt
Figura 4.17 - A resistência de saída modela a dependência linear de iD com vDS e é dada pela
Equação 4.22.
1 W
Eq. 4.22 iD kn, ( vGS Vt )2 ( 1 vDS )
2 L
1
iD 1 1 VA
ro
v DS vGS cons tante 1 K ' W (V V ) 2 D D
2 n L GS t
sem levar em consideração a
ID modulação do comprimento de
Exercício 4.7
canal.
35
4.2.4- As características do MOSFET canal p pag. 155
G B G ←
B G
↓ iD
D D D
Símbolo modificado Símbolo simplificado
S
G Como a convenção esquemática adotada no livro é o
D
fluxo de corrente de cima para baixo, sempre será
desenhado os transistores MOSFET canal p com a
fonte (S) em cima.
Figura 4.18- (a) Símbolo de circuito para o MOSFET tipo enriquecimento canal p. (b) Símbolo
modificado com uma seta no terminal de fonte. (c) Símbolo simplificado para o caso em que a
fonte está conectada ao corpo. (d) O MOSFET com indicações das tensões aplicadas e os sentidos
das correntes indicadas. Observe que o vGS e vDS são negativos e iD sai do terminal de dreno.
36
As regiões de operação do transistor PMOS
Para induzir canal → vGS Vt → vGS Vt 0 → VOV 0 VOV VGS Vt
W 1 2 em que
k p, pCox
iD k p, ( v
GS Vt )v DS v DS
L 2
p pCox
1 ,W em que ,
iD k p ( vGS Vt ) ( 1 vDS )
2 k
2 L
1 1 V
ro A
1 W D D
K' p ( VGS Vt )2
2 L VGSconstante
Onde vGS , Vt e vDS e λ todas grandezas negativas.
1 ,W 2I D
ID kn VOV 2 → V
2 L OV
k n' (W L) Figura 4.20
↓ ↓
2I D
VOV ' 0,5V Não esquecer de colocar
kn (W L)
VDD VD
RD
↓ VGS VOV Vt ID
↓
VOV = - 0,5 V e VOV = + 0,5 V
↓ VS VSS
RS
Para NMOS conduzir → VOV ≥ 0 → VOV = + 0,5 V ID
↑Não esquecer de colocar a condição VOV ≥ 0
38
cont... Exemplo 4.2:
39
Exercício 4.10- Projetar Trabalhe em termos de VOV .
Vt = 1 V
VGD= VG – VD = 0 – 0,4 = - 0,4 V
Temos VGD 0,3 mA =
VGD Vt → saturação
VOV VGS Vt = 0,4 V
↙
1 ,W
I D kn VOV 2 Não temos VGS
2 L VG= 0 +
Não esquecer de colocar VGS - VS =?
↓ ↓
2I
VOV ' D 0,5V
kn (W L)
Como Q1 e Q2 são iguais (quer dizer que tem os mesmos k’nW/L e Vt ) e como
tem o mesmo VGS → mesmo VOV = VGS – Vt , daí :
43
cont... Exercício 4.12:
Como Q1 e Q2 são iguais (quer dizer que tem os mesmos k’nW/L e Vt ) e como tem o
mesmo VGS → mesmo VOV = VGS – Vt , daí :
1 ,W 1 ,W
I D1 kn (VGS Vt ) 2 e I D2 kn (VGS Vt ) 2 → ID2 = ID1 = 80 A
2 L 2 L
44
Exemplo 4.4 - estudar
Figura 4.22
Exercício 4.13
45
Exemplo 4.5 -estudar
Figura 4.23
46
Exemplo 4.6 - estudar
Símbolo simplificado
↓ iD = iS
S
S iG = 0 ↓ iD = iS
iG = 0
← ←
G
G
D ↓ iD
MOSFET canal p
Figura 4.24
47
4.4 O MOSFET como AMPLIFICADOR
O MOSTET quando opera na região de saturação atua como fonte de corrente controlada
por tensão : mudanças em vGS provoca correspondentes mudanças em iD . MOSFET
saturado pode ser utilizado para implementar um amplificador de transcondutância.
Para obtermos amplificação linear a partir de um dispositivo não linear a técnica utilizada
é a polarização em cc. Vamos polarizar o MOSFET para operar com um VGS apropriado e
um correspondente ID e então sobrepor o sinal de tensão a ser amplificado, vgs , sobre a
tensão de polarização cc VGS. Se o sinal vgs for pequeno, a variação resultante em id será
proporcional a vgs.
iD Modelo equivalente de
circuito para grandes sinais na
+ região de saturação
Ri vGS Não levado em consideração
_
a modulação do
comprimento do canal ()
Gm
iD Ro
1 W
iD kn, ( vGS Vt ) 2 VOV vGS Vt vGS
2 L
48
VOV vGS Vt
vDS vGS Vt vDS vGS Vt
iD
vI = vGS
iD
vO = vDS
vI = vGS vI
vGS = vI
0 vI VDD
-VDD + iD RD +vDS =0
vDS = vO
vDS = VDD - iD RD (4.36) vDS = vGS -Vt
(b)
V 1 vI < Vt → corte → iD=0 → vDS = VDD
iD DD vDS (4.37)
RD RD vI = vGS
Figura 4.26 (a) circuito - (b) gráfico iD – vDS do MOSFET sobreposto sobre uma reta
49
Fig. 4.26(c)
vO = vDS vO
corte saturação triodo
vo
vDS = vO = VOC →
Vt vI vI = vGS
triodo
vi
vI = vGS vGD Vt
vI < Vt → chave aberta (corte) vDS vGS Vt
vGS ≈ VDD → triodo
vDS = vO = VDD
v DS VOV
vGS = vI ≈ VDD → chave fechada (triodo)→ vDS = vO = VOC
Figura 4.26 (c) – Característica de transferência mostrando a operação como um amplificador polarizado
no ponto Q. 50
→ para induzir canal
→ triodo
vD vG Vt
→ saturação
vD vG Vt
51
4.5- POLARIZAÇÃO DE CIRCUITOS AMPLIFICADORES MOS
52
4.5.1- Polarização por VGS fixo - pag. 171
↓ID ID2
+
VGS - +
VGS - ID1
Fig. 4.29
VGS
Figura 4.29 - A utilização de polarização VGS fixo pode resultar em uma grande variação no valor de
ID. Dispositivos 1 e 2 representam extremos entre unidades do mesmo tipo.
Esta não é uma boa estratégia para polarizar um MOSFET, porque com VGS fixo, ID fica
muito dependente dos parâmetros. Os parâmetros Vt , Cox e W/L variam bastante entre
dispositivos do mesmo lote.
1 ' W ↓ ID
1 ,W
kn VOV 2 kn, nCox
ID kn (VGS Vt )2 ou
2 L 2 L
Não esquecer do
↓ ↓
1 W 2I D
I D k n, VOV 2 → VOV 1V
2 L k 'n ( W L )
1 , W 1 3
↓ 2
ID k n (VGS Vt ) 1x10 (2 1,5) 0,125mA
2
2 L 2
55
4.5.2- Polarização por VG fixo e resistência conectada na fonte – pag. 172
Uma técnica excelente de polarização para circuitos discretos com MOSFET consiste em
fixar a tensão cc na porta (VG) e conectar uma resistência no terminal de fonte (RS).
VG VGS RS I D
↓ VGS VG RS I D ↑ +
VG
W
↓I D kn'
1 -
(VGS Vt ) ↓
2
2 L (a)
+
+ +VGS - VG As Figuras 4.30 (c) e (e)
mostram duas possíveis
VG - implementações discretas.
- (e)
(c)
Figura 4.30 - Polarização usando uma tensão fixa na porta, VG e uma resistência no terminal de fonte, RS: (a) arranjo
básico; (b) variação de ID reduzida ; (c) implementação prática utilizando uma única fonte; (e) implementação
prática utilizando duas fontes. 56
Figura 4.30 (d) - acoplamento da fonte de sinal na porta, usando um capacitor CC1;
Acoplamento capacitivo↘
(c)
(d)
Figura 4.30 (c) e (d)
57
Exercícios de Polarização por VG fixo com Rs
Fig. 4.30(c)
Figura 4.31 - Circuito do Exemplo 4.9.
VDD
1
RG1 RD VRD VRD VDD
3
VDS V 1 V
DS DD
3
RG2 RS VRS V 1 V
RS DD
3
Figura 4.30(c)
59
Exemplo 4.9 - pag. 173 - Solução
(a) Como regra prática no projeto desse circuito, vamos escolher RD e RS de forma
que a queda de tensão (VRD e VRS ) em cada um deles e no transistor (isto é VDS)
seja um terço da tensão de alimentação VDD.
VDD
1
VRD VRD VDD
RG1 RD 3
VDS V 1 V
DS DD
3
RG2 RS VRS V 1 V
RS DD
3
60
Como VDD = 10 V
1 1
1
VRD VDD 5V VDS VDD 5V VRS VS VDD 5V
3 3 3
VD VDS VS 10V
VDD
VDD
1
RG1 RD VRD VRD VDD ID
3
RG1 RD
1
VDS VDS VDD IG=0 VD
3 VG
VGS VS
RG2 RS 1 VD
VRS=VS VRS VDD ID
3 RG2 RS
ID = 0,5 mA
VS 15 VDD VD 15 10
RS 3
10k RD 3
10k
I D 0,5 x10 ID 0,5 x10
RG1 ? e RG2 ?
61
Para obter o valor de VGS , primeiro calculamos VOV
↙
1 ,W
I D kn VOV 2 Trabalhe em termos de VOV .
2 L
Não esquecer de colocar
↓ ↓
2I
VOV ' D 1V
kn (W L)
VOV = - 1V e VOV = + 1 V
VGS VG VS → VG VGS VS 2 5 7V VG 7V
RG 2 RG 2
Como IG = 0 → divisor de tensão → VG VDD → 7 15
RG1 RG 2 RG1 RG 2
8
RG1 RG 2
7
Uma vez que IG= 0, RG1 e RG2 podem ser selecionados com valores elevados (na faixa
de M), permitindo que o MOSFET apresente alta resistência de entrada para a fonte
de sinal que for conectada na porta por meio de um capacitor de acoplamento.
8 ID
RG1 RG 2 → RG1 = 8 M
7 RG1 RD
IG=0 VD
VG
VGS VS
ID
RG1 = 8 M ; RG2 = 7 M ; RD = 10 K ; RS = 10 K RG2 RS
63
(b) Se o transistor NMOS for substituído por outro com Vt = 1,5 V , o novo valor de ID
será:
1 ,W
ID kn (VGS Vt )2
Trabalhe em termos de VOV . 2 L
1 W VDD
I D k n,
2
Eq.(1) VOV
2 L ID
RG1 RD
Do circuito :
VD
VG VGS
VG VGS I D RS 0 → ID Eq. (2) VG
VGS
RS VS
ID
RG2 RS
como: VOV VGS Vt → VGS VOV Vt
VG (VOV Vt )
Substitui VGS = VOV - Vt na Eq. (2) ID
RS
Na Eq. 2 foi substituído VGS por (VOV + Vt ) , para trabalhar em termos de VOV .
Fazendo isso evita o quadrada da diferença (a - b)2
64
Para trabalhar em termos de VOV .
V (VOV Vt ) VG VOV Vt
ID G → ID Eq.(3)
RS RS
1 ,W Eq.(1)
ID kn VOV 2
2 L
Eq.(1) = Eq.(3)
1 ,W VG VOV Vt
kn VOV
2 Primeiro determine o valor de VOV
2 L RS
1 ,W VG VOV Vt 1 ,W
kn VOV
2
→ RS
2
kn VOV 2 VG VOV Vt 0
L
2 L RS
1 ,W
RS kn VOV 2 VOV VG Vt 0
2 L
65
RS = 10 kΩ ; VG = 7 V ; Vt= 1,5 V ; kn’ W/L = 1 mA/V2
1 ,W
RS kn VOV 2 VOV VG Vt 0 → 10 1 1.VOV 2 VOV 7 1,5 0
2 L 2
1 12 4 x5 x (5,5)
5VOV 2 VOV 5,5 0 → VOV
2 x5
VOV 0,954V
1 111 1 10,54
VOV
2 x5 10 VOV 1,154V
4 algarismos significativos
Exs: → * 0,05678 = 56,78 x10-3 ;
b b2 4ac
* 0,005678 = 56,78 x10-4 x
2a
* 1,026 66
Vt = 1,5 V
1 ,W
Eq.(1) ID k n VOV 2 → I D 0,455mA
2 L
Variação percentual de ID :
67
Exercício 4.20 – pag. 174 - Polarização por VG fixo com Rs VDD VD
RD
ID
(a) Projete o circuito da Fig. 4.30(e). Utilize valores de resistores do
padrão 5% de tolerância. Trabalhe em termos de VOV . VS (VSS )
RS
ID
VDD = VSS = 5 V , Vt =1 V, k’nW/L = 1 mA/V2 , ID = 0,5 mA , VD = 2 V
Solução VS =?
0
Como IG = 0 temos VG = - RG x IG = 0 V VG = 0 V ID VD = 2 V
IG = 0
VGD = VG – VD = 0 – 2 = - 2 V +
+ +
Não temos VGS
vGD Vt → saturação VG VGS - ID
IG = 0
+
- VD
1 ,W
I D kn VOV 2 VS
2 L -
↓ -
↓ Primeiro determine o valor de VOV
2I D
VOV 1V
k 'n ( W L )
Figura 4.30 (e)
implementação prática
** NMOS → Para induzir canal → VOV 0
utilizando duas fontes.
VOV 1V
68
VD = 2 V
VOV 1V Vt =1 V VG = 0 V
VS =?
IG = 0 ↓ ID
VOV VGS Vt → VGS VOV Vt 2V +
+ +
VGS 2V VG VGS - ↓ ID
IG = 0
+
- VD
VS
VGS VG VS → VS VG VGS 0 2 2V -
-
VS 2V
Figura 4.30 (e)
VDD VD 52 e
RD 6k
ID 0,5mA
VS ( VSS ) 2 ( 5)
RS 6k
ID 0,5mA
69
Utilize valores de resistores do padrão 5% de tolerância.
Apêndice G - pag. 836
Padrões de valores de resistores de 5% de tolerância
1,0 ; 1,1 ; 1,2 ; 1,3 ; 1,5 ; 1,6 ; 1,8 ; 2,0 ; 2,2 ; 2,4 ; 2,7; 3,0 ; 3,3 ; 3,6 ; 3,9 ; 4,3 ; 4,7 ; 5,1 ;
5,6 ; 6,2 ; 6,8 ; 7,5 ; 8,2 ; 9,1
Determinando RG
Uma vez que IG = 0, RG pode ser selecionado com valor elevado, permitindo uma
alta resistência de entrada para a fonte de sinal.
1 M Ω ≤ RG ≤ 10M Ω
70
(b) Obtenha os valores reais (resultantes) de ID , VD e VS.
Use 4 algarismos significativos. 1 ,W
ID kn (VGS Vt )2
Primeiro determine o valor de VOV 2 L = 6,2 k Ω
VOV VGS Vt ID
IG = 0 VD ?
1 ,W +
I D k n VOV
2
Eq.(1) +
2 L VG = 0 VG VGS - VS ?
- = 6,2 k Ω
Do circuito : ID ?
0
VSS VGS
VG VGS I D RS VSS 0 → I D Eq. (2)
RS
VSS (VOV Vt )
Substitui VGS = VOV - Vt na Eq. (2) ID
RS
Na Eq. 2 foi substituído VGS por (VOV + Vt ) , para trabalhar em termos de VOV .
Fazendo isso evita o quadrada da diferença (a - b)2
71
Para trabalhar em termos de VOV .
1 ,W
ID Eq.(1)
2
k n VOV
2 L
Eq.(1) = Eq.(3)
V V Vt 1 ,W
1 ,W
kn VOV SS OV
2
→ RS kn VOV 2 VSS VOV Vt 0
2 L
2 L RS
RS = 6,2 k Ω k’nW/L = 1 mA/V2
1 ,W 1
kn VOV VOV VSS Vt 0 → 6 ,2 1.VOV 2 VOV 5 1 0
2
RS
2 L 2
72
1
6 ,2 1.VOV 2 VOV 5 1 0
2
VOV 0,985V
1 50,6
3,1VOV 2 VOV 4 0 → VOV
6 ,2 VOV 1,31V
Eq.(1) I 1 k , W V 2 → I D 0,485mA
D n OV
2 L
VG 0
VGS VG VS → VS VG VGS → VS 1,985V
4 algarismos significativos
Exs:- * 0,05678 = 56,78 x10-3 ;
VDD VD
ID → VD 1,993V * 0,005678 = 56,78 x10-4
RD * 1,026
A Figura 4.32 mostra uma montagem simples para a polarização de circuito discreto.
VDD RD I D VD 0
Como IG = 0 em RG → VG = VD VDD VD RD I D
VD = VGS
VGD = 0 Vt → saturação VDD VGS RD I D
IG =0 ↓ I = ID ↓ VGS VDD RD I D ↑
Figura 4.32 - Polarização do MOSFET usando uma resistência de dreno para a porta , RG.
74
Exercício 4.21
(a) Projete o circuito da Fig. 4.32 para operar com ID = 0,5 mA. VDD = 5 V , k’nW/L = 1
mA/V2 , Vt = 1 V , = 0. Utilize valores de resistores do padrão 5% de tolerância.
Trabalhe em termos de VOV .
Como IG = 0 em RG → VG = VD
VGD = 0 Vt → saturação
1 ,W
Saturação → I D
2
kn VOV →
2 L
↓ ↓ ↓ ↓ I = ID
2I D IG = 0
VOV 1V → VOV 1V
k 'n ( W L ) ←
↓ ID +
***Para induzir canal NMOS →VOV 0 → VOV 1V VDS = VGS = VD
+ +
VOV VGS Vt VGS VOV Vt 2V VG VGS -
- -
VDS VGS 2V
VDD VD 5 2 Fig. 4.32
RD 6k
ID 0,5mA 75
Utilize valores de resistores do padrão 5% de tolerância.
Determinando RG
Uma vez que IG = 0, RG pode ser selecionado com valor elevado, permitindo uma alta
resistência de entrada para a fonte de sinal.
1 M Ω ≤ RG ≤ 10M Ω
76
(b) Obtenha os valores reais de ID e VD . Use 4 algarismos significativos.
1 ,W
ID kn (VGS Vt )2
2 L
Primeiro determine o valor de VOV
VOV VGS Vt
1 ,W
Eq. (1) ID
2
kn VOV
2 L
IG =0 ↓ID
← +
V VDS ↓ ID
Do circuito → I D DD VD = VG
RD VDS=VGS
+
VDS VGS VGS -
-
VDD VGS
Eq. (2) ID
RD
77
VDD VGS
Eq. (2) ID Primeiro determine o valor de VOV
RD
VDD (VOV Vt )
Substitui VGS = VOV - Vt na Eq. (2) ID
RD
VDD VOV Vt
Eq. (3) ID
RD
Na Eq. 2 foi substituído VGS por (VOV + Vt ) , para trabalhar em termos de VOV .
Fazendo isso evita o quadrada da diferença (a - b)2
78
VDD VOV Vt
Eq. (3) ID
RD
1 ,W
ID
2
Eq. (1) kn VOV
2 L
Eq.(1) = Eq.(3)
1 ,W V V Vt
kn VOV 2 DD OV
2 L RD
4 algarismos significativos
1 W
RD kn, VOV 2 VOV VDD Vt 0 Exs: → * 0,05678 = 56,78 x10-3 ;
2 L * 0,005678 = 56,78 x10-4
* 1,026
80
4.5.4- Polarização utilizando fonte de corrente constante
A melhor forma de polarizar um amplificador MOSFET é a que utiliza uma fonte de
corrente constante.
Implementação da fonte de corrente constante I usando um
espelho de corrente
IGG = 0
→
ID2 = I Corrigir sinal na
IG1 =0 I =0 Equação 4.51
G2
S ← →
pag. 174
↗ I ↓
fonte de V VSS VGS
corrente I D1 I REF DD
constante
R
VDS VGS - Vt
Figura 4.33 (a) Polarização do MOSFET usando fonte de corrente constante I. (b)
implementação da fonte de corrente constante I usando um espelho de corrente. 81
Exercício 4.22
(a) Projete o circuito da Fig. 4.33(b) para ter I = 0,5 mA.
VDD = VSS = 5 V L1 = L2 e W2 / W1= 5
Vt = 1 V ; =0 K’n (W/L)1 = 0,8 mA/V2 I Fig. 4.33(a)
Solução:
VDD VSS VGS
VDD RI REF VGS VSS 0 R
I REF
IREF IGG = 0
Como IG = 0 → IREF = ID1 = ? →
ID2 = I
ID1 IG1 =0 I =0
G2
← →
Q1 → VD = VG → VGD = 0 → VGD Vt → está na saturação +
VGS
-
1 , W
Eq. (1) I REF I D1 kn VOV 2 VOV VGS Vt
2 L 1
Fig. 4.33(b)
Q2→ tem o mesmo VGS que Q1. Vamos supor que Q2 esteja operando na região de
saturação
Eq. (2) 1 W VOV VGS Vt
I I D 2 kn, VOV 2
2 L 2
82
Dividindo (2) e (1): 1 , W
Eq. (2) I I D 2 kn VOV 2
I = 0,5 mA 2 L 2
I
W L2 1 , W
L1 = L2 e W2/W1= 5 I REF I D1 kn VOV 2
I REF W L 1 Eq. (1)
2 L 1
W2 I 0,5mA
I I REF I REF I REF 0,1mA
W1 5 5
Solução:
Onde:
VGS VG VS
VGS 1,5V
VG VGS VS VS VSS 5V VD2
+
VG 1,5 (5) 3,5V VG +
- VS = -VSS
-
(c) Qual é a menor tensão possível no dreno de Q2 (VD2) de forma que ele permaneça na
região de saturação?
Onde:
Solução:
VG 3,5V
VGD 2 Vt VG VD 2 Vt VD2 VG Vt Vt 1V
W 1 , W
I D kn,
1
[(VGS Vt )VDS VDS ]
2 ID k n (VGS Vt ) 2 (1 VDS )
L 2 2 L
vDS 1 1 1 1 V
rDS ro A
1 W D D
iD v DS pequeno
vGS VGS kn,
W
( vGS Vt )
W
kn, VOV K 'n (VGS Vt ) 2
L L 2 L VGSconstan te
W 1 2 1 ,W
I D k ,p (VGS Vt )VDS 2 VDS ID k p (VGS Vt ) 2 (1 VDS )
L 2 L
1 1 V
v
DS
1
1 ro A
rDS 1 W D D
iD vDS pequeno
k ,p
W
( vGS
W
Vt ) k ,p VOV K'p (VGS Vt ) 2
vGS VGS
L L 2 L VGSconstan te
k ,p pCox k ,p pCox 1 VA
VGS , Vt e VDS são tensões negativas no PMOS
85
Esses são os exercícios mínimos recomendados das seções do Capítulo 4
parte cc
------------------------------------------------------------------------------
86
Problema 4.18 Problema 4.19
87
Problema 4.20 Problema 4.22
88
Problema 4.23
Figura P4.23
89
Problema 4.29 Problema 4.31
90
Problema 4.32 Problema 4.33
91
Problema 4.34 Problema 4.35
-----------------------------------------------------------------
92