Amplificadores con JFET Configuración por

Divisor de Tensión
Anderlis Paez, Fabián Beleño, Carlos de Hoyos.

Universidad de sucre, Sincelejo-sucre


Resumen— El siguiente informe tiene como propósito
dar a conocer los resultados obtenidos del laboratorio II. DESARROLLO METODOLÓGICO
de amplificadores JFET configuración por división de
tensión. Esta práctica consistió en la implementación Se Construyo el circuito en la figura 1
de circuitos que permitieron la observación de su
comportamiento y funcionamiento. Igualmente se
montó un circuito configurado por divisor de voltaje
para establecer un punto de operación de este
transistor. Por otra parte, este laboratorio tiene como
relevancia comparar los datos teóricos y los mostrados
en la hoja de datos del dispositivo dado por el
fabricante, en comparación con los medidos en el
laboratorio.

Palabras claves—JFET, divisor de tensión, hoja de

datos.

I. INTRODUCCIÓN
Para comprender y analizar el funcionamiento y
configuración de un JFET es necesario conocer algunos
conceptos. El transistor de efecto campo, es un dispositivo
semiconductor que controla un flujo de corriente por un
canal semiconductor, este actúa como un dispositivo
controlado por voltaje, donde el voltaje aplicado debe
estar polarizado en inversa. Los terminales de este tipo de
transistor se llaman Drenador (drain), Fuente (source) y el
tercer terminal es la compuerta (gate), La región que
existe entre el drenador y la fuente y que es el camino
obligado de los electrones se llama canal [1].
Existen tres formas de polarización de un JFET, pero en
este caso se trabajó con la configuración de divisor de
voltaje.
polarizada en inversa. Ahora hay dos resistencias, las
cuales serán de gran ohmiaje del orden de los mega
ohmios, esto es para no perder la alta impedancia de
entrada de los JFET en los circuitos de amplificación,
entre las dos forman un divisor de tensión, por lo cual la
tensión de la compuerta VG tendrá un valor positivo [2].
figura Nº1
Con los valores dados en el Datasheet del JFET K30A
se tiene que IDSS= 6,5 mA VGS(corte)= -5V Gm= 1,2mS.
“Al sustituir el modelo equivalente de AC del JFET se
obtendrá la configuración de la figura 9.23. El reemplazo
de la fuente de DC VDD por un corto circuito equivalente,
conectando a tierra una terminal de R1 y de RD. Debido
a que cada red posee una terminal tierra común R1 se
conecta en paralelo a R2 como se muestra en la figura
9.24. También es posible conectar a RD a tierra, pero en
el circuito de salida a través de rd. La red equivalente de
AC que se obtiene ahora cuenta con la forma básicas de
algunas de la red que hemos analizados.” [3]
 𝐼𝐷𝑆𝑆
𝐼𝐷𝑄 =
2
6,5𝑚𝐴
𝐼𝐷𝑄 =
2
𝐼𝐷𝑄 = 3,25𝑚𝐴
Cuando ID= 3,25mA
2
𝑉𝐺𝑆𝑄
3,25𝑚𝐴 = 6,5𝑚𝐴 (1 − )
𝑉𝐺𝑆(𝑐𝑜𝑟𝑡𝑒)
𝑉𝐺𝑆𝑄
𝑉𝐺𝑆𝑄 = −5𝑚𝐴 (√ − 1)
𝑉𝐺𝑆(𝑐𝑜𝑟𝑡𝑒)
𝑉𝐺𝑆𝑄 = 1.46𝑉
Ahora se tiene que :

𝑉𝐷𝐷 = 𝐼𝐷(𝑅𝐷 + 𝑅𝑆) + 𝑉𝐷𝑆

𝑉𝐷𝑆 = 10𝑉 − 3,5𝑚𝐴(𝑅𝐷 + 𝑅𝑆)

Como VDS >5

10𝑉 − 3,5𝑚𝐴(𝑅𝐷 + 𝑅𝑆) > 5𝑉

3,5𝑚𝐴(𝑅𝐷 + 𝑅𝑆) > −5𝑉
5𝑉
(𝑅𝐷 + 𝑅𝑆) > −
3,25𝑚𝐴
𝑅𝐷 + 𝑅𝑆 = 1538Ω

Zi= R1||R2 Ahora bien se tiene que:

Zo= rd||RD 𝑉𝐺𝑆 = 𝑉𝐺 − 𝑉𝑆
Para rd ≥10RD −1,46 = 𝑉𝐺 − 𝑉𝑆
Zo≅RD 𝑉𝐺 = −1,46 + 𝑉𝑆
Av: −1,46 + 𝑉𝑆 > 0
Vgs = Vi 𝑉𝑆 > 1,46𝑉
Vo = -gmVgs(rd||RD)
Suponemos Vs = 1,8V
Av= Vo/Vi = -gmVgs (rd||RD) /Vgs
Av= Vo/Vi = -gmVgs(rd||RD) 𝑉𝐺 = −1,46 + 1,8𝑉
𝑉𝐺 = 0,34𝑉
Av= Vo/Vi ≅ -gmRD [3] Para Rs
𝑉𝑆
𝑅𝑆 =
𝐼𝐷
Se diseñó la etapa de amplificador con JFET por divisor 1,8𝑉
𝑅𝑆 =
de tensión tomando el valor intermedio de los datos de 3,25𝑚𝐴
IDSS y VGS encontrados en el datasheet. El punto Q debe 𝑅𝑆 = 553,84Ω
ubicarlo en un punto intermedio de las curvas de salida. Para RD
Para el valor de la fuente VDD= 10V, para hallar el valor 𝑅𝑆 + 𝑅𝐷 = 1538Ω
de los 3 condensadores se usaron las siguientes formulas: 𝑅𝐷 = 1538Ω − 553,84Ω
𝐶𝑖 >
5 𝑅𝐷 = 984,16Ω
𝑝𝑖 ∗𝑓(𝑅1‖𝑅2) Cabe resaltar que se escogieron los valores comerciales
5
𝐶𝑜 > de 1KΩ para RD y 500Ω para Rs.
𝑝𝑖 ∗𝑓(𝑅𝑑 +𝑅𝑙)
5
𝐶𝑏 > Para hallar VG
𝑝𝑖 ∗𝑓(𝑅𝑠‖1/𝑔𝑚)
10𝑉𝑅2
𝑉𝐺 =
Para hallar IDQ 𝑅1 + 𝑅2
𝑉𝐺 = 0,34𝑉
Si R2 = 100 Se montó el circuito de la FIG. 2, se le ingreso al circuito
Entonces R1 una señal de 2 KHz y se obtuvo la siguiente onda en la
10𝑉 ∗ 100 salida. (Onda azul- señal de entrada, onda amarilla- señal
𝑅1 = − 100 de salida).
0,34𝑉
𝑅1 = 2,8𝐾Ω

FIG. 2. Circuito con valores de resistencia obtenidos.

FIG. 3. Señal obtenida (Ganancia unitaria).
Para hallar la ganancia del voltaje:
III. ANÁLISIS DE RESULTADOS Y CONCLUSIONES
Esta práctica permitió evidenciar el comportamiento del
AV=gmRD JFET, como se observó los resultados teóricos y medidos
del circuito montado, se asemejaron entre ellos al igual
Como que los valores de las hojas de característica, con el tipo
de configuración con la que se trabajó, en este caso por
Gm= gmo (1 – vgs / vgscorte) divisor de tención se pudo demostrar el punto de trabajo
del JFET y así mismo la ganancia de este.
Gm= 1.2ms (1 – 1.46 /5)
Gm =849.6μs Algunos valores medidos no se asemejaron mucho a los
AV = gm ( 1K Ω) dados por el fabricante esto debido a fallas en el
AV ≈ 1 componente u otros factores. Se pudo evidenciar la
veracidad de lo visto teóricamente, con esto se comprueba
la eficacia de implementar los JFET para el control de
corriente a una carga, a diferencia de un BJT, este
controlado por voltaje.

REFERENCIAS BIBLIOGRÁFICAS
[1]. Thomas L. Floyd; Dispositivos Electrónicos; Editorial
Pearson; 2008; Octava edición.
[2] . Albert Paul Malvino Principios de electronica West
Balley College sexta edición.
[3] Boylestad, Robert L. Introducción al Análisis de Circuitos.
Editorial Pearson, 2003, octava edición.

Imagen 1Grafica del punto de trabajo