Lógica

Half adder Full Adder

A B Es S

%fF-s-xa.ae O 1 IE%fE.si
O I O O 1

IOVCS AB O I I I
O

| O O O 1

O 1 1 0

¡ I O | 1 O

l l l l

"

( s AB

Decodificador ( Binario a decimal )

{
Codificador ( Decimal a Binario )
.

4×2
{ ¥+15
" " "

iii.
' |
Iz Ir ti Io S , So
'

"

itiiiii
⇐

Dil
: -1¥
-
. -

"
.IR
°

I
 Multiplexor 4×1

4=220

siiiii :
-

Demux
1×4 4=220

iii.
S So Yz Yr Y Yo

iffifi
.
,

Yo

• D- %

• .ro#D-Ys

-
•
Diagrama de estado
.

Representar el funcionamiento de los circuitos exponenciales

•
Moore : la salida Unicamente depende del estado

Healy La entrada
•
:
salida depende del estado y d. la .

el diagrama de estados
>
Dibuje
da

detecte
un circuito

la
secuencial

secuencia de
de Moore

4 unos
que
y °

consecutivos
①
sin solapamiento .

diagrama de estados dron

*
Dibuje un

circuito secuencial de
Healy que
d. trato S unos
consecutivos con

solapamiento

00 O 0 O l l l O 0

Á ⑦ ⑧
¿⑤ e.
:

'
°
t t !

a
+
Diseñe circuito de Flip D tienen dos entradas la salida
un secuencial
Healy ,
usando -

Plops .
se ,

sera I cuando ambas entradas tengan el mismo valor

pero contrario al valor anterior .

+
Diagrama de estados

peor *
Asigna Valores

✓
.tn?fiii:i-
B B

B
A A L
*
13=01
.

C A FC
"
T
Condiciones X

Estado Estado Entradas

Actual siguiente
Salida
Flip -
flop

XYQQAQQRZDIDO
O 0 O O 1
O 0
)

O 0 O
1
O I O O 1

O O l o
0 1 1 O 1

O O I I X X X X X

O 1 O 0 O O 0 O O

O 1 O l O O O O
O

itttíttttt :
I O I I X X X X X

I I O 0 / O O 1 O

1 1 O 1 1
O 1 1
O

|
1 1 O 1 O O I O

I I I I X X X X X
>
Diseñe un circuito de Moore , que detecte

la secuencia 100 sin solapamiento . Utilice Fhyflops tipo D .

"¥"Ü÷y;
C D B
D A B

¥44 EÉIIÉE
G. EI
③ 17=00 ④ X Qa QB QAQ , TATB

13=01 O O 0 O O O O

÷:
:
| O I

I I O

'
I I
 +
Diseñe un circuito secuencial de Moore utilizando Flip -

Plops tipo D
que
detecte la secuencia 1010 con
solapamiento

salida y
0 O enHa00l0
O O 1 O 1 O O O O I O 1

Entrada O I

1° 1¥

'
(t
⑦
f
i
¥02
'
if
D

E
:
E
A
:
B
D
%
,

Asignar valores :

Estado Actual Estado Futuro

17=000 X Qn .
QB Q . Qa Qe Qe DA DB De
13=001 0000¥
( =
010 O O O 1 O I O O l O
D= 011 O O 1
O O O O 0 O O

× oo ai n co
E =/ 00 U O l l l O O 1 O O

O O O O O O

iiio
\ 1 O O O

÷:*
.

1 O 1 O O 1 1 O l l
"

O
l 1
1
O O 1 O O 1

1
/ O O O 1 1 O 1 1

. . . . . . . . "
I
I I O × X X X x x

l l l l X X X X X ×

XQATXÓBQTXQBOI
"
 Diagrama que pida 4 ceros
seguidos con solapamiento
Flip flops tipo D

Medir rio
⑦

?
¥
Moose O 1

" Salida

: :*
°
° C
D
E
÷"fÜf E
E
D A
A
A
0
I

/
C

Deo
=

2=100
OIO

' '

Estado Estado Actual Futuro Flip Flop

X.QQsRRDs_Z
O O O
O 0 O O I O 1 O

l I O
O 0 O O I O O 0

O O 1 O O 1 1 O l l l

O l O I O O
O l l O 0

° 1
O O 1 O O 1
O O p

iiffixixf
o 1 O l X X X X X X O

:
I 0 O O
O 1 O O O O O
| O I O 0 O O O O O O

| O l l O O O O O O O

1 1 O 0 O O O O O 0 O
1 1 O I X X X X X X O
l l l O X X X X X X O

l l l X X X X X O
l X
 :

i÷÷ t÷÷
:
. .

!
" "

f-

¥ -

×. . . . . . .
a.
Diseñe un circuito de Healy de 2 entradas la salida

sera f cuando ambas entradas sean

iguales y contrarios
÷
f)
'

a su estado pasado
.

①
:*:÷ %:
€
÷
% :
( = 10

Actual futuro Salida F- Flop

D QQ, z
XYQQQQZD.D.to
00 O O 1 O O 1 O 00 1 X TÍO .
t XYQ ,

• '
o O 10 1 lo

O 10
O O 1 1 O O
"

O O I I X X X X X lo ×

O 1
O O 00 O 00

÷
| O O l O O O O O lo X

| O 1
O O O 0 O O
"
I
| O I X X X X × ×
oo o , i , lo

1 1 O O O 1
O O 1 oo X

1 1
01 01 O 01
xy
| 1 1 O O 1 1 O 1
"

X
1111kt ,
lo
XTTQ .
t XY Q ,

¥¥ -

' Y
,

"

|
- z