Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
8 +VCC 4 RECICLAGEM
R
TENSÃO DE 1 1o COMPARADOR
CONTROLE
5 _
R CLR
6 +
SENSOR DE 8 7 6 5
NÍVEL R FLIP-FLOP
o
2 2 COMPARADOR
2 _
DISPARO S 555
+ Q
7
DESCARGA 1 2 3 4
R
3
1 TERRA 3 SAÍDA
figura 1
4.2-) FUNCIONAMENTO:
Os três resistores de 5,0 Kohms (R1, R2 e R3) formam dois divisores de tensão de forma que o potencial
dos nós X e Y é, respectivamente igual à 2/3 e 1/3 de Vcc em relação à massa.
Os circuitos comparadores são amplificadores operacionais que possuem duas entradas, uma não
inversora (marcada com um sinal + ) e uma inversora (marcada com um sinal - ). Quando a tensão na entrada
não inversora (+) é superior à tensão da entrada inversora (-), na saída do amplificador operacional (comparador)
temos nível 1. Quando a tensão na entrada inversora é superior à tensão na entrada não inversora, na saída do
amplificador operacional (comparador) temos nível 0.
Vamos fazer a análise do funcionamento do circuito para as duas combinações possíveis das tensões dos
pinos 2 (disparo) e 6 (sensor de nível):
1ª-) Com tensão no pino 2 menor do que 1/3 Vcc e tensão no pino 6 menor do que 2/3 Vcc:
Quando a tensão no pino 2 cair abaixo de 1/3 de Vcc, na saída do 2º comparador (entrada S do flip-flop
RS) teremos nível 1. Para que o circuito funcione corretamente, deveremos ter no pino 6 tensão inferior à 2/3 de
Vcc, de modo que na saída do 1º comparador (entrada R do flip-flop RS) teremos nível 0. Mas num flip-flop RS,
se S=1 e R=0, teremos Q=1 e Q = 0 o que faz com que a saída (pino 3) vá para nível alto (1) e o transistor fique
cortado.
Esta situação se manterá ainda que a tensão no pino 2 volte a ser maior do que 1/3 Vcc, pois teremos S =
R = 0 o que faz com que as saídas do flip-flop e, consequentemente a saída do temporizador e o estado do
transistor não mudem.
2ª-) Com tensão no pino 2 maior do que 1/3 Vcc e tensão no pino 6 maior do que 2/3 Vcc:
Quando a tensão no pino 6 ultrapassar 2/3 Vcc, na saída do 1º comparador (entrada R do flip-flop)
teremos nível 1. A tensão no pino 2 é maior do que 1/3 Vcc, o que faz com que a saída do 2º comparador
(entrada S do flip-flop) tenha nível 0.
Mas R = 1 e S = 0 faz com que a saída Q do flip-flop vá para nível 0 e a saída Q vá para nível 1. Deste
modo, a saída do temporizador (pino 3) vai para nível 0 e o transistor passa a conduzir (região de saturação).
Esta situação se manterá ainda que a tensão no pino 6 volte a ser inferior à 2/3 Vcc, pois teremos S=R=0,
o que faz com que as saídas do flip-flop e, consequentemente a saída do temporizador e o estado do transistor
não mudem.
APOSTILA DE ELETRÔNICA GERAL 4.2
OBS: Se a tensão no pino 2 for inferior à 1/3 Vcc, ainda que a tensão no pino 6 atinja valor superior à 2/3 Vcc, na
saída do temporizador teremos nível 1, ou seja, o pino 2 tem prioridade sobre o pino 6.
- RECICLAGEM (PINO 4)
Se aplicarmos nível 0 no pino 4, teremos nível 0 na entrada de CLR do flip-flop RS, o que faz com que a
saída Q deste vá para nível 1, saturando o transistor e levando o pino 3 para o nível baixo (0). Em operação
normal o pino 4 deve ser mantido em nível alto (1). Note que o pino 4 tem prioridade sobre o pino 2.
Através do pino 5 podemos variar a tensão necessária no pino 6 para que o primeiro comparador ressete
o flip-flop.
O circuito integrado 555 pode ser utilizado com tensões de alimentação entre +4 e +15 Volts. Quando
alimentado com uma tensão igual à + 5 Volts, a saída do circuito será compatível com os circuitos integrados da
família TTL.
Quando ligamos o circuito no modo mostrado na figura 2, os potenciais dos pontos X e Y (ver figura 1)
serão de 2/3 e 1/3 de Vcc, graças aos divisores de tensão resistivos internos.
Supondo o capacitor descarregado no momento em que alimentamos o circuito, então a tensão no pino 2
era de aproximadamente 0 V, menor, portanto, do que 1/3 de Vcc ocasionando o disparo do circuito. Neste
momento, a saída do integrado (pino 3) comuta de nível baixo para nível alto e o transistor interno do integrado
vai para a situação cortado, o que permite que se inicie o processo de carga do capacitor via R1 e R2.
R1
ICARGA 4 8
+ 7 SAÍDA
3
VCC
R2 555
_
6
5
2 1
C1 C2
IDESCARGA
figura 2
Após determinado tempo, a tensão entre os bornes do capacitor torna-se ligeiramente maior do que 2/3
de Vcc, fazendo com que a saída do circuito (pino 3) comute de nível alto para nível baixo e o transistor interno
do 555 passe para a condição saturado, quando então terá início o processo de descarga do capacitor via R2 e o
transistor interno.
O processo de descarga do capacitor vai continuar até que a tensão em seus terminais atinja valor inferior
à 1/3 de Vcc, quando então o integrado é novamente disparado fazendo com que sua saída comute de nível
baixo para nível alto e o transistor interno vá para o estado cortado, permitindo que o capacitor volte a se
carregar, completando o ciclo.
Na figura 3 temos os gráficos da tensão sobre o capacitor C1 e da tensão de saída (pino 3 do circuito
integrado).
APOSTILA DE ELETRÔNICA GERAL 4.3
VC1
2/3 VCC
1/3 VCC
t
t1 t2
VO
1
0 t
tC tD
tC = tempo de carga do capacitor
tD = tempo de descarga do capacitor
T
figura 3
T = tC + tD onde t C = t2 - t1
t1 = tempo necessário para que o capacitor, inicialmente descarregado, se carregue com uma tensão igual à 1/3 Vcc.
t2 = tempo necessário para que o capacitor, inicialmente descarregado, se carregue com uma tensão igual à 2/3 Vcc.
tD = tempo necessário para que o capacitor, inicialmente carregado com uma tensão igual à 2/3 Vcc, se
descarregue até uma tensão igual à 1/3 Vcc.
t
VC1 VCC 1 e R.C onde R é a resistência encontrada pela corrente de carga do capacitor.
Isolando-se o tempo nesta equação teremos:
t t
VC1 VCC VCC e RC VCC e RC VCC VC1
t
VCC VC1 V
e RC 1 C1
VCC VCC
Aplicando “logarítmo neperiano” nos dois lados da equação teremos:
t
V t V t V
ln e RC ln1 C1
ln e ln1 C1
mas o ln e = 1, portanto: ln1 C1
VCC RC VCC RC VCC
VCC
t1 ln1 1 ln 2 t 1 0,405 t 0,405.R.C
ln1 3 1
RC VCC 3 3 RC
2.VCC
t2 ln1 2 ln 1 t 2 1,098 t 1,098.R.C
ln1 3 2
RC VCC 3 3 RC
O tempo necessário para que a tensão nos terminais do capacitor varie desde 1/3 VCC até 2/3 VCC (tC) é
dado pela equação tC = t2 -t1. Substituindo t2 e t1 calculados anteriormente nesta equação teremos:
tC = 0,693.(R1 + R2 )
A tensão nos terminais do capacitor durante sua descarga é dada pela equação:
t
VC1 V0 e RC onde V0 é a tensão nos terminais do capacitor no instante em que se iniciou a descarga
deste e R é a resistência encontrada pela corrente de descarga do capacitor, não necessariamente igual à
resistência encontrada pela corrente de carga.
Para calcularmos o tempo de descarga do capacitor do circuito da figura 2, substituímos V0 por 2/3VCC e
VC1 por 1/3VCC e teremos:
t t
1 2 1
VCC VCC e R.C e R.C
3 3 2
tD
1 t
ln e R.C ln D ln e 0,693 t D 0,693.R.C mas R = R2, portanto
2 R.C
tD = 0,693.R2.C
1 1 1,44
f f f
T 0,693.(R1 2.R 2 ).C (R1 2.R 2 ).C
OBS: O valor máximo para R1 + R2 = 3,3 M e o valor mínimo para R1 e R2 é de 1,0 K.
O valor mínimo do capacitor C é de 1000 pF e a freqüência máxima de oscilação é de 1,0 Mhz, porém, o
melhor desempenho do circuito é obtido com freqüência menores de 300 KHz. Em todas as equações
estudadas se entrarmos com o valor dos resistores em ohms e do capacitor em faraday, obteremos os tempos de
carga e descarga e o período em segundos e a freqüência em Herts.
Analisando o gráfico da tensão de saída do circuito da figura 2 vemos que ele apresenta “marca” maior do
que o “espaço”, ou seja, o tempo que a saída fica em nível 1 é maior do que o tempo em que a saída fica em
nível 0, o que em alguns casos pode não ser desejável.
Para solucionar este problema podemos recorrer ao circuito da figura 4.
APOSTILA DE ELETRÔNICA GERAL 4.5
R1
4 8
+ SAÍDA
7
D2 3
VCC
D1 555
_ R2
6
5
2 1
ICARGA C1 C2
IDESCARGA
figura 4
O capacitor agora se carrega via R1, D1 e se descarrega via R2, D2. Se fizermos R1 = R2 , teremos
tempo de carga (tC) igual ao tempo de descarga (t D) o que resultará em “marca” igual ao “espaço”. Fazendo R1
menor do que R2, teremos tempo de carga menor do que o tempo de descarga do capacitor resultando em
"marca" menor do que "espaço".
1 1,44 0,72
f f Se R1 = R2 =R , teremos f
0,693.(R1 R 2 ).C (R1 R 2 ).C R.C
a
3 ) MULTIVIBRADOR MONOESTÁVEL:
Neste circuito a saída está normalmente em nível zero (estado estável) e o transistor interno de descarga
está conduzindo, mantendo o capacitor descarregado.
No instante em que a chave for fechada, a tensão no pino 2 será de zero volt, menor, portanto do que
1/3VCC, fazendo com que a saída do 555 (pino 3) vá para nível lógico 1 e o transistor interno vá para a condição
cortado, possibilitando a carga do capacitor. Agora o circuito se encontra no estado “instável”.
Quando a tensão nos terminais do capacitor atingir valor superior à 2/3 VCC a saída do 555 comutará para
nível lógico zero e o transistor interno passará para a condição de saturação descarregando o capacitor até
aproximadamente zero volts. O circuito permanecerá neste estado até que um novo pulso seja dado na chave
S, portanto, o circuito se encontra agora no estado “estável”.
R1 R
4 8
+ SAÍDA
7 3
VCC
6
555 figura 5
_
2 5
1
S C C2
APOSTILA DE ELETRÔNICA GERAL 4.6
o o
1 pulso 2 pulso
V2
VCC
0
t
VC t0
2/3VCC
0
t
tC tD
V3
VCC
0
t
T
figura 6
Os componentes do circuito da figura 5 são dimensionados em função da duração do pulso de saída pela
equação:
No circuito da figura 5, o segundo pulso no pino 2 não terá nenhum efeito, ou seja, o tempo que a saída
(V3) ficará em nível lógico 1 é o mesmo, com ou sem o segundo pulso. Por este motivo, diz-se que este circuito
é não redisparável. Porém, se conectarmos um transistor PNP em paralelo com o capacitor, sendo a base
deste conectada ao pino 2 do 555, conforme mostrado na figura 7, teremos um multivibrador monoestável
redisparável. Neste circuito, se a saída estiver em nível lógico 1 e a chave S for pressionada, a saída
permanecerá em nível lógico 1 durante um intervalo de tempo igual a 1,1.R.C, contado a partir do momento do
último pulso na chave S.
APOSTILA DE ELETRÔNICA GERAL 4.7
R1 R
4 8
+ SAÍDA
7 3
VCC
6
555
_
2 5
1
S C C2
figura 7
Isto ocorre porque quando a chave S for fechada, a base do transistor (semicondutor N) será conectada
ao negativo da fonte. O emissor do transistor (semicondutor P), através do resistor R, está conectado ao positivo
da fonte Vcc. Desta forma, a junção base-emissor do transistor estará polarizada diretamente, levando-o ao
estado de saturação. Uma vez saturado, o transistor curto-circuitará o capacitor, descarregando-o até uma
tensão de aproximadamente 0,7 V. Ao soltarmos a chave S, teremos a base do transistor com um potencial
positivo e maior do que o potencial do emissor em relação à massa, ou seja, a junção base-emissor do transistor
estará polarizada inversamente e o transistor estará em corte, permitindo que o capacitor comece a se carregar,
partindo de uma tensão próxima de zero volts. Porém, o tempo de carga do capacitor é o intervalo de tempo que
temos a saída do 555 (pino 3 ) em nível lógico 1. Somente quando a tensão nos terminais do capacitor atingir
2/3 da tensão da fonte (t = 1,1.R.C) é que o pino 3 do 555 voltará para nível lógico zero.
EXERCÍCIOS
1-) Na figura abaixo temos o desenho do circuito interno do 555 devidamente alimentado. Indique dentro dos
o o
retângulos o nível de tensão que teremos na saída do 1 e do 2 comparador, na saída Q do flip-flop e no pino 3 do
circuito integrado supondo que no pino 2 do 555 temos uma tensão de 2,0 V e no pino 6 uma tensão de 5,0 V, ambas
em relação à massa. Indique também o estado em que se encontra o transistor interno do CI (corte ou saturação).
8 +12,0V 4 RECICLAGEM
R
TENSÃO DE 1 1o COMPARADOR
CONTROLE
5 _
R CLR
6 + ?__
SENSOR R FLIP-
DE NÍVEL 2 2o COMPARADOR FLOP
2 _
DISPARO S
+ Q
?__
7 ?__
DESCARGA R
3
?________
1 TERRA 3 ?__
APOSTILA DE ELETRÔNICA GERAL 4.8
2-) Na questão anterior, se a tensão no pino 2 passar de 2,0 V para 5,0 V, qual será o nível de tensão do pino 3 e
o estado do transistor interno do integrado 555?
3-) Na figura abaixo temos o desenho do circuito interno do 555 devidamente alimentado. Indique dentro dos
o o
retângulos o nível de tensão que teremos na saída do 1 e do 2 comparador, na saída Q do flip-flop e no pino 3
do circuito integrado supondo que no pino 2 do 555 temos uma tensão de 6,0 V e no pino 6 uma tensão de 10,0
V, ambas em relação à massa. Indique também o estado em que se encontra o transistor interno do CI (corte ou
saturação).
8 +12,0V 4 RECICLAGEM
R
TENSÃO DE 1 1o COMPARADOR
CONTROLE
5 _
R CLR
6 + ?__
SENSOR R FLIP-
DE NÍVEL o
2 2 COMPARADOR FLOP
2 _
DISPARO S
+ Q
?__
7 ?__
DESCARGA R
3
?________
1 TERRA 3 ?__
4-) Na questão anterior, se a tensão no pino 6 passar de 10,0 V para 6,0 V, qual será o nível de tensão do pino 3
e o estado do transistor interno do integrado 555?
5-) Qual será o nível lógico que teremos na saída do integrado 555 (pino 3) e o estado do transistor se aplicarmos
nível lógico 0 no pino 4 deste CI?
6-) Faça o desenho de um circuito multivibrador astável construído com o CI 555 e represente no circuito, com
canetas de cores diferentes, o trajeto e o sentido da corrente de carga e de descarga do capacitor.
7-) Faça o gráfico mostrando a forma de onda da tensão que teremos no pino 3 (saída do 555) e no capacitor do
circuito multivibrador astável do exercício anterior.
8-) Explique o funcionamento do circuito do exercício 6 para um ciclo completo da tensão de saída.
9-) Em relação ao circuito do exercício 6, o que acontecerá com os tempos de carga e de descarga do capacitor e
com o período da forma de onda da tensão de saída (pino3) se aumentarmos:
a-) R1? b-) R2? c-) C?
10-) Faça o desenho de um circuito multivibrador astável, construído com o CI 555, que apresente marca e
espaço individualmente ajustáveis e represente no circuito, com canetas de cores diferentes, o trajeto e o sentido
da corrente de carga e de descarga do capacitor.
11-) Em relação ao circuito do exercício 10, o que acontecerá com os tempos de carga e de descarga do
capacitor e com o período da forma de onda da tensão de saída (pino3) se aumentarmos:
a-) R1? b-) R2? c-) C?
12-) Faça o desenho de um circuito multivibrador monoestável, construído com o CI 555 e represente no circuito,
com canetas de cores diferentes, o trajeto e o sentido da corrente de carga e de descarga do capacitor.
13-) Represente a forma de onda da tensão na chave, no capacitor e no pino de saída do multivibrador
monoestável do exercício anterior supondo que a tensão de alimentação do CI é de 9,0 V.
APOSTILA DE ELETRÔNICA GERAL 4.9
14-) Explique o funcionamento do multivibrador monoestável desenhado anteriormente desde o instante em que
foi dado pulso zero no pino 2 do CI até o instante em que o circuito atingiu o estado estável.
15-) Qual é o nível lógico que teremos na saída do 555, e o estado do transistor quando o multivibrador
monoestável estiver:
a-) No estado estável?
b-) No estado instável?
16-) Considere que o multivibrador monoestável do exercício 12 foi disparado através de um pulso 0 no pino 2.
Que efeito terá a aplicação de um outro pulso 0 no pino 2 do CI considerando-se que sua saída ainda se encontra
em nível lógico 1?
17-) Faça o desenho de um circuito multivibrador monoestável redisparável construído com o CI 555.
18-) Explique de que maneira o transistor colocado em paralelo com o capacitor no circuito do exercício anterior
permitirá que este circuito seja redisparado com um novo pulso 0 no pino 2 do CI 555.
19-) Em relação ao multivibrador astável mostrado na figura 2, sendo a frequência da tensão de saída igual à 10
Hz e o tempo de carga igual à 3 vezes o tempo de descarga, calcule os valores dos resistores R1 e R2 e do
capacitor C.
20-) No multivibrador astável da figura 2 temos R1 = 3,3 K, R2 = 10,0 K, C = 22,0 F e VCC = 9,0 V. Calcule:
a-) O tempo de carga do capacitor.
b-) O tempo de descarga do capacitor.
c-) O período da tensão no pino de saída do integrado.
d-) A frequência da tensão de saída.
e-) O valor da tensão sobre o capacitor quando a saída do integrado comutar de nível 1 para nível 0.
f-) O valor da tensão sobre o capacitor quando a saída do integrado comutar de nível 0 para nível 1.
21-) Após montar o multivibrador astável mostrado na figura 4, obteve-se na saída deste uma tensão com
frequência de 25 Hz. Sabendo-se que o capacitor utilizado é de 6,9 F e que R1 = R2 , calcule:
a-) O tempo que a tensão de saída fica em nível 1.
b-) O tempo que a tensão de saída fica em nível 0.
c-) O valor de R1.
d-) O valor de R2.
22-) Calcule os valores de R e C do multivibrador monoestável mostrado na figura 5 para que tenhamos uma
duração do pulso de saída de 30 s.
23-) Em relação ao multivibrador monoestável mostrado na figura 5, sendo R = 47,0K e C = 33,0 F, calcule:
a-) O tempo que a tensão de saída ficará em nível 1.
b-) O tempo máximo que a chave S poderá permanecer pressionada para que o circuito funcione corretamente.
RESPOSTAS:
20-) tC = 0,203s , tD = 0,152s, T = 0,355s, f = 2,817 Hz, VC1 = 6,0 V, VC1 = 3,0 V.
21-) tC = tD = 20 ms, R1 = R2 = 4,18 K
23-) T = 1,71 s, t0 = 0,43s.
APOSTILA DE ELETRÔNICA GERAL 4.10
AULA PRÁTICA
a
1 TAREFA
- MATERIAL NECESSÁRIO:
- OBJETIVO:
- PROCEDIMENTO:
o
1 ) Montar o circuito mostrado na figura abaixo.
10 K
4 8
+ 7
3
5V
39 K 555
_ 330
6
5
2 1
100 F
CONCLUSÃO: Quanto maior R2 ________________ (maior, menor) será o tempo que o led ficará ligado e
______________ (maior, menor) será o tempo que o led ficará desligado.
APOSTILA DE ELETRÔNICA GERAL 4.11
o
7 ) Coloque de volta o resistor de 39 K e troque o capacitor de 100 F por um de 47 F e meça novamente o
tempo que o led ficará ligado e o tempo que o led ficará desligado.
CONCLUSÃO: Quanto maior o capacitor ________________ (maior, menor) será o tempo que o led ficará ligado
e ______________ (maior, menor) será o tempo que o led ficará desligado.
a
2 TAREFA
- MATERIAL NECESSÁRIO:
- 01 Placa protoboard,
- 01 circuito integrado 555,
- 01 resistor de carbono de 10 K e 1/8 de W,
- 01 resistor de carbono de 39 K e 1/8 de W,
- 01 resistor de carbono de 100 K e 1/8 de W
- 01 resistor de carbono de 330 e 1/8 de W,
- 01 capacitor eletrolítico de 100 F,
- 01 capacitor eletrolítico de 47 F
- 01 LED,
- 01 conjunto de fios de ligação,
- 01 fonte de corrente contínua.
- OBJETIVO:
- PROCEDIMENTO:
10 K 39 K
4 8
+ 7
6 3
5V
555
_ 330
2 5
1
100 F
S
o
2 ) Ajustar a tensão da fonte para 5 V e 100 mA.
3o) Conecte os terminais da fonte ao circuito.
4o) Simule um pulso na chave S encostando o pino 2 do 555 à massa e meça o tempo que o led ficou ligado
anotando o resultado.
t = _________________
APOSTILA DE ELETRÔNICA GERAL 4.12
o
5 ) Calcule o tempo que a saída do circuito fica em nível lógico 1 e compare com o resultado obtido
anteriormente.
o
6 ) Substitua o resistor de 39 K por um de 100 K e repita os passos 4, 5 e 6.
t = ___________________
o
7 ) Simule um pulso na chave S encostando o pino 2 do 555 à massa, 5 segundos após repita este procedimento.
Meça o tempo que o led ficou ligado e anote o resultado.
t = ____________________
o o
8 ) Compare o resultado obtido anteriormente com o resultado do 6 passo. O segundo pulso teve algum efeito
na temporização do circuito?
o
9 ) Coloque de volta o resistor de 39 K e substitua o capacitor de 100 F por um de 47 F.
10o) Simule um pulso na chave S encostando o pino 2 do 555 à massa e meça o tempo que o led ficou ligado
anotando o resultado.
t = _________________
CONCLUSÃO: Quanto maior o resistor ou o capacitor do circuito RC _______________ (maior, menor) será o
tempo que a saída ficará em nível 1.
3a TAREFA
- MATERIAL NECESSÁRIO:
- 01 transistor PNP,
- O restante do material é o mesmo da tarefa anterior.
- OBJETIVO:
- PROCEDIMENTO: